設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 各位使用QuartusII的前輩，請教一下
返回列表 發新帖
查看: 4239|回復: 2
打印 上一主題 下一主題

[問題求助] 各位使用QuartusII的前輩，請教一下

[複製鏈接]
joe.kuo
1#
發表於 2009-3-31 10:57:59 | 顯示全部樓層
這是coding 的問題 0 X! R8 a3 r5 N  b: m: R' [
wire    [15:0]  Read_DATA3        =  Read_DATA1[15:0] - Read_DATA2[15:0];( X, C1 t& F& E- @" Y. r
在FPGA中減法是需要時間的 不可以馬上減完 並assign給其他wire2 U% S* A  ^' l( {! c
wire        [9:0]        mVGA_R        =        {Read_DATA3[14:10],5'h00};) c/ N1 K% ]- _* i$ m( D$ y# ?! }
建議你用sequencer電路去設計
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 05:42 AM , Processed in 0.102513 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表