跑spice時，Minimum time step too small

chris1020

想請問一下
我是新手，第一次畫layout
所畫的元件都是上課給的，如(and or xor …)
: [1 w" e. y; V" o. i  s當我畫完4 bit 加法器，要跑 posim時
出現Minimum time step too small，但是我的同學確沒有(我們spice 內容一樣)
# J, v7 Y" X$ c* r! ?% V! w- Vspice內容
Input1  A1  pulse(0v  3v  0n  0.01u  0.01u  1u  2u )
Input2  B1  pulse(0v  3v  0n  0.01u  0.01u  2u  4u )
# w  z6 V  L4 K$ z: qInput3  IN  pulse(0v  3v  0n  0.01u  0.01u  4u  8u )
Input4  A2  pulse(0v  3v  0n  0.01u  0.01u  8u  16u )
Input5  B2  pulse(0v  3v  0n  0.01u  0.01u  16u  32u )
2 ]+ C+ Q' \# u/ u% cInput6  A3  pulse(0v  3v  0n  0.01u  0.01u  32u  64u )
Input7  B3  pulse(0v  3v  0n  0.01u  0.01u  64u  128u )
Input8  A4  pulse(0v  3v  0n  0.01u  0.01u  128u  256u )
) N; `2 I( s( x1 R) GInput9  B4  pulse(0v  3v  0n  0.01u  0.01u  256u  512u )
.tran 0.01u  512u

這個問題是不是跟設計排法有關，
$ G( _8 J5 O5 A$ ~" i, c還是另有其他??

. W6 t' w' |& O1 X$ J6 T& v% E[ 本帖最後由 chris1020 於 2008-1-12 09:14 PM 編輯 ]

yhchang

因為 Layout怎麼畫  與SPICE會不會收斂是無關的
( l8 G0 n9 u( Y# b' t) O" Y8 Z5 y( N加上你們 SPICE 模擬的command file又一樣  
3 X: C' V# w* c1 x. Y$ b(代表與你們有沒有設 初始條件以及收歛的option也無關)
所以我覺得應該是 你們兩個人的加法器的擺法不同(功能一樣)或者是每個MOS使用的W/L不同
7 K, h4 U+ Z% K1 m* H1 U/ u2 O才會造成  Run simulator的時候  你的電路不會收斂

chris1020

原來如此!
學到一些經驗了
  l, i: W4 a& x* P5 I, I4 d謝謝囉

Shouwei

敝人猜測，是您所tran 的 0.01太少所導致
  o. u* W0 b! s- \" K不過您也說您同學沒有問題，這個就有待再仔細校對
不過以您的週期來說
每隔0.01 tran一次，似乎有點過短
+ ]% G" m' |# w2 H" a+ N另外，您最大的週期是512uS
( u5 M6 @2 U) ~& _; _: G而您也剛好只tran到512
3 B" D% D2 G) [9 `' R敝人建議是再tran多出「至少」一倍，這樣除了能驗證function之外
也能真的測試出其功耗等<<<敝人覺得的。
(一般做測試，是以16個半cycle來驗證會較為準確)
. u' U7 O3 [* \5 b2 |7 l* b另外您所設定的上升以及下降時間
4 U3 f# F7 f0 c$ K需要根據您所給的週期來做改變，不能所有的都用0.01唷
; M9 Y1 R0 R) a' ^這樣在不同週期下，所產生出來的上升、下降時間都一樣的話，不符其週期，也會導致模擬出來的結果，有些許的錯誤
另外，一般是以，上升+下降為輸入週期的10%做為依據，給您參考一下
如果能將輸入訊號參數化的話，對於以後模擬會有蠻大的幫助
! D& X( c- |$ Q, }! M# H以上，給您參考一下。
另外，敝人有點好奇的是您所灌入的pattern，這樣灌主要目的是？
能測到所有的worst case 還是？
% E+ a% J0 ?: Z- Z( S" W4 |% n對了，週
+ @$ _1 M/ v# ]期前面那個數值是指半週期的寬度沒錯，但是您還是得再減到上升時間，這樣才是正確的唷~