一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis

" K( x3 c5 _, ?7 A7 u% B不知道是不是我給的訊號有問題:  
.op
3 ]( d% C! w3 g9 u7 O.probe v(data)  v(clk) v(q) v(qb)
3 U7 P( P6 q0 p! ]* l5 k.tran 0.1n  50n

$ s1 Q( u. u0 Z, A  Q: U
Vdd                VDD!        0        dc        3.3
Vss                VSS!        0        dc        0

vclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
9 W- }- d! X. ^- Qvin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n
7 q# Z8 p  j% T' Z

請各位前輩指導一下小弟!!

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
除了樓上大大講的要檢查外
檢查你的電源.global vdd gnd
我覺得你vdd 跟gnd的node好像很不一致
3 d- A. u' v# a5 R這也可能會導致小電路出現internal timestep too small in transient analysis

vjc5

我認為是初始值的問題.
, n$ C; T! c9 S數位電路做模擬時, 常常會忽略
" o4 O+ X4 D; p& p2 I參考囉

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了
6 o% {% r# R4 {/ y+ u
看來是我的時間設定的問題
8 {3 I# Q6 ?* e0 D: }) j; e1 F' L# t
* @; S; e. q+ q4 Z2 y% l謝謝各位大大的意見!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^