DRC所出現的問題？

shihchia

1、ｐ0.R.1 (@Min poly area coverage <14%
DENSITY POLYI INSIDE OF EXTENT < 0.14
poly_DENSITY.log: 0.6 6.3 65.35 28.1  0.0940808
7 r! \7 J8 q5 {
2、M1.R.1 {@ Min M1 area coverage <30%
DENSITY M1I INSIDE OF EXTENT < 0.3
; I# v; K3 I1 C2 k1 v: n/ H& Z" wM1_DENSITY.log: 2.95 4.75 67.15 30.25  0.250681

3、M２.R.1 {@ Min M1 area coverage <30%
DENSITY M２I INSIDE OF EXTENT < 0.3
M2_DENSITY.log: 3.7 7.2 68.4 26.3  0.0331737
; ?2 u. M% l, Z8 Z: T) L
0 I; ~# F( ^0 N) `! K8 u3 |5 ^' h
最近在layout全加器，在DRC時，遇到的這三個錯誤訊息
& h5 z2 a) j) o: q4 S* y2 L/ s& q大家幫幫忙，一起替我解決一下唄
謝謝啦！！！

小朱仔

這三個錯誤只要多補 poly metal1 metal2 dummy就可以解決了
9 n% m; L7 m. @像ploy gate要14% 但你只有9% 所以還要在努力加很多dummy poly這樣就可以過了
其餘依此類推,製程廠會要求density要夠是因為怕密度不足會造成Top Layer過重壓誇下層所以建議還是補滿

sw5722

像我們通常在小block時,這個問題會視為"假錯",
等到上層整合時,再一次補齊.
高密度是可以增加良率的.

cjchao

非 chip-level 時，可視這個問題為"假錯"，不需解。

motofatfat

通常在小block時,這個問題會忽略,
; y5 N+ U) z" H) a等到最上層整合時,再一次補齊
5 _% r4 ^7 \4 g! Y; g- D或是框出不補ㄉ地方後,通常是類比或重要ㄉ地方
& v" g/ d  Q/ x: H: v# F讓光罩公司去補

u9513349

area coverage <14%

area coverage <30%

9 e! N/ P7 g3 G" |1 K! w, a在drc來講是正常的(那是當作業,非下線)

如果要下線的話,就要補滿ｍｅｔａｌ　和　ｃｏｎｔａｃｔ