|
3 ^, G) B, s8 L; k7 U* G3 [, A& }
+ t! e1 c3 q, f系統設計人員可將現有或即將推出的 JESD204B 和 LVDS ADC3k 評估模組 (EVM) 分別與 TSW14J50EVM 和 TSW1405EVM 圖形發生器及資料獲取卡進行配對,創造低成本評估系統。+ F- H4 B8 r2 Z8 Z2 G8 b
5 j8 P% }. j/ i2 a
對於使用 Altera Cyclone® V SOC FPGA 的設計人員,Dallas Logic 已開發出了一款與 Altera 高速夾層介面卡 (HSMC) 標準相結合的 4 通道 12 位元 50MSPS ADC 模組。該 DEV-ADC34J22 採用 ADC34J22 和 THS4541 以及 TI 的 LMK04828 時脈抖動清除器,可在 4 個通道中的 2 個上提供單端 DC 耦合輸入。該模組現已開始提供,可透過 Arrow 訂購,建議售價 199 美元。
) \& H# i. k, |' c* ?2 `
S' Q6 `7 E, ETI E2E™ 社群的高速資料轉換器論壇可為工程師提供強大的技術支援,在這裡他們可與同行工程師及 TI 專家互動交流,搜尋解決方案、獲得幫助、共用知識並幫助解決技術難題。
6 m/ n' O: _. P( W/ C
) m4 Z) N0 t) T- E" P封裝、供貨情況與售價
8 V- M/ d3 W" i, o" L) Y! Y# {) x# iADC3k 系列到 2015 年年底將包含 32 款接腳相容型裝置,提供從 25 MSPS 到 160 MSPS 的速度範圍。該系列除了採用 8 毫米 × 8 毫米 QFN 封裝的 4 通道 LVDS 版本外,還提供 7 毫米 × 7 毫米 QFN 封裝。 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|