有人會寫一個 tree type Dadda multiplier for verilog

iso9007

Dear All~

' X& e7 c, @% Y小弟最近寫了一個 tree type Wallace multiplier , 但是最近想學 Dadda multiplier
$ {9 r. i: L: y' H! Y
但是卻遇到問題，要如何寫一個 4x4 Dadda multiplier 大家可以寫個範例來參考嗎
$ H! e2 @, M2 ~
麻煩大家了~

蘇建誌

我也需要  可以給我嗎!!~0 ~  因為我想要寫 但我寫不太出來^^  給我一份吧

iso9007

對了~如何寫一個　testbenches 。。。

iso9007

就是輸入一個參數值給它
相對它會對應 bit 數 的 multiplier.

masonchung

Why need to change bit ?
( Z" X" G& {; L- N# Z6 S; }- lOne have to do first is to deside the Max bit the multipler input is , than do the architecture implement...

iso9007

我寫好了~謝謝~~昨天一直摸索，就弄好了。
想請問的就是~如何寫出參數化去改變它的bit 變化呢？

masonchung

Dadda multiplier 為 bit-plan FA / HA to implement the multipler
應該不難