有人會寫一個 tree type Dadda multiplier for verilog

iso9007

Dear All~
) v! ]) Z$ L' E
小弟最近寫了一個 tree type Wallace multiplier , 但是最近想學 Dadda multiplier

7 r- r; F$ T) a  Z; E, O' z" J但是卻遇到問題，要如何寫一個 4x4 Dadda multiplier 大家可以寫個範例來參考嗎

" {9 N- e2 s" n  P4 h麻煩大家了~

蘇建誌

我也需要  可以給我嗎!!~0 ~  因為我想要寫 但我寫不太出來^^  給我一份吧

iso9007

對了~如何寫一個　testbenches 。。。

iso9007

就是輸入一個參數值給它
4 K* ^0 L. O1 M6 t& l* U. P相對它會對應 bit 數 的 multiplier.

masonchung

Why need to change bit ?
* Y9 e2 X7 D% Y& iOne have to do first is to deside the Max bit the multipler input is , than do the architecture implement...

iso9007

我寫好了~謝謝~~昨天一直摸索，就弄好了。
想請問的就是~如何寫出參數化去改變它的bit 變化呢？

masonchung

Dadda multiplier 為 bit-plan FA / HA to implement the multipler
. n/ L1 z6 {. F- R應該不難