FPGA 到底為什麼一直沒辦法成為主流?

chip123

雖然可能要先定義出何謂"主流"?! 但聽說現在 FPGA 已經便宜了囉!? :o
小量打樣時，FPGA 是主流? 而且，聽說作FPGA的專業人才應該有7~8萬的身價?!

DennyT

SRAM base的FPGA耗電流太高了, flash base的gate count又太少. 單價太高只適合少量出貨的系統: 儀器, 工業軍事用板卡, 通訊局端設備等.
( i& T) n% j: _( f
6 m5 p0 r1 |7 H使用者端的手持設備就別想了: 量大, cost sensitive, 電池供電要求低耗電長待機...通通打到FPGA的弱點...

tommywgt

如題, 應該有有些大量使用的場合才是

當然, 相較於消費性市場的產品而言, 量還是小了點, 有誰知道哪些應用量大的產品嗎?

DennyT

1. 規格不停修改, 三天兩頭改一下. (RFID reader? 現在好像什麼市場都會這樣.. )
3 q! s) h, M" U; L# x$ z2. 或是 performance 一直追高, 有事沒事就要把頻寬加倍 (CPU? Wireless?).
* f* i( U- A: l2 g8 N( z' m+ c6 g' u3. 單價高, 利潤高的系統, 元件貴一點還承受得了.
4. User相對規模較小, 無法承受單獨開發光罩的成本, 使用面卻又需要先進製程的high performance. (儀器?)
3 n2 y. b' ]% ^- F1 r8 h# l5. 工業自動控制, 同樣板卡, 可以重新program用於各種自動化機器, 簡化機電控制硬體開發成本. 汽車ECU同理.
3 g% @2 f, m$ c3 b5 L$ I8 {   但是人命關天的系統就又多了reliability的要求, SRAM base FPGA又很難pass這一關.

5 l  k7 r0 q$ f反正FPGA最大優點就是硬體功能可以不停修改 (換boot-ROM就改好了), 成本問題需要能"容忍"如此單價的應用系統. 目前單價貴銷售量又大的終端產品只剩汽車了. 所以Cypress的flash base FPGA幾乎都附上AD/ DA藉以連接各種車用sensor, 想盡辦法打入車用供應鏈.

tommywgt

大大說的沒錯
; Z. ]5 _, Z, Y* o) }/ `) }
對於 "reliability的要求, SRAM base FPGA又很難pass這一關"
3 E0 x3 b: U1 _2 H這句話我倒是有點意見, 如果太空梭, 登陸艇都能用的話, 這句話應該是不成立的
% _4 ?/ s6 \; F最近Actel一直在強調這一點, 聽來聽去就覺得很奇怪說...

DennyT

除非商用SRAM cell再也不會soft error (cause by energized partical 放射性粒子, 也就是alpha/ beta/ gamma射線),
, f0 }' e7 ?8 A7 A  k: b$ P再則一般ECC是用在user data bit上, FPGA routing用的configuration bit是沒有ECC的, 就算有, 是多久會check一次?
LUT ECC時會加耗多少功率 (一般FPGA燒錄時功耗驚人), 系統電源設計時是否需要保留該餘裕?

) ]* R: a9 n  o( e" J; A3 N- j3 G軍用系統或Aero space航空器要符合MIL spec, 很多時候系統本身就有redundancy, 如兩套電源, 兩套系統, 隨時可
online hot swap, 甚至運算時都是兩套系統同時計算, 即時比較結果, 不一致馬上打回重算. 這種系統就算用了FPGA
發生軟錯誤, 也可從備援1~備援n的平行系統得到正解. 更何況軍用SRAM base FPGA通常採用特殊製程的radiation-hardened
) v" X( }. v6 a, x& R0 f; YFPGA devices, 其成本也是非一般人能承受的.

至於FPGA SER (Soft Error Rate) 有多大機率, 可以看看這篇papper: "An Analytical Approach for Soft Errot Rate Estimation of SRAM-Based FPGAs"
* \0 C+ M6 c6 s7 ihttp://klabs.org/mapld04/papers/p/p221_asadi_p.pdf

tommywgt

8 頁的PAPER, 有空再好好看看, 感謝大大的分享
對於大大所說的, redundancy的確是目前設計用的方法

如果就以 "放射性粒子" 對FPGA所造成的錯誤這點, 我很好奇在地球上 (非太空區域), 在平時什麼場合或情況會發生??? 大大有研究嗎?
6 \- b. u. m9 N" q/ T! h' g* [
感謝大大分享!!!

DennyT

上網時間:2002年03月30日  http://www.esmchina.com/ART_8800 ... 5_4300_69d365f2.HTM

! X- T  m! G/ a- X隨著記憶體積體電路朝著更小的尺寸的發展，且越來越多的被用於網路設備市場中，靜態隨機記憶體(SRAM)器件出現錯誤的頻率越來越高。同以前DRAM製造商所曾遇到過的困難一樣，SER (軟錯誤率)正成為40億美元SRAM行業越來越顯著、越來越麻煩的問題。
& ^  Q. C4 Q" c; U. @$ c
軟錯誤是一個自然現象。一個軟錯誤就是一次失敗的運算，由阿爾法粒子或宇宙射線引起。這一錯誤是隨機的，它不會損壞或燒毀晶片。Semico研究公司分析員Bob Merritt指出這一現象是由兩個原子碰撞引起的脈衝能量沿一個確定的路徑衰減直到消失。Merritt說：“如果那個路徑碰巧發生在半導體取單元中存儲資料的時空點，這個能量將導致電路在錯誤的方向讀或寫。”

在個人電腦或手機(占2001年SRAM銷售額的50%)中出現一個軟錯誤，用戶通常都察覺不到。然而如果這樣的誤操作出現在網路設備中(占2001年SRAM市場約24％)，就會同資金轉帳一樣，發送資訊包到錯誤的位址。

向0.13微米工藝技術過渡使得SRAM軟錯誤率更高。Merritt指出：“隨著光刻技術越來越小，引入了軟錯誤。當空間變得越來越小，工藝中斷和資料混淆也越來越容易發生。”其他發展趨勢也使得軟錯誤率增大。例如，低電壓技術將減少電容容量並增加存儲單元對於阿爾法粒子和宇宙射線的敏感性；更快的時鐘頻率會給粒子更多機會中斷讀或寫命令；更高的密度也使得設計者可能沒有包括足夠的錯誤校正或奇偶校驗位。
0 l5 t# g+ T0 @9 h, t+ H
IBM公司微電子會員和技術主管Russ Lange指出軟錯誤率也取決於海拔高度。IBM公司發現在海平面上10,000英尺測試的SRAM軟錯誤率值比在海平面上測得的高14倍，主要原因是受到更高的宇宙射線照射。

Lange表示，儘管阿爾法粒子粒子能夠通過改進封裝進行控制，但即使在晶片上封裝一層塑膠，宇宙射線仍不可能完全封閉。他說：“這是個無法改變的事實。”

在問到為什麼不能用DRAM取代SRAM時，Lange說，DRAM由於是基於溝道技術的，因此很大程度上不受軟錯誤的影響，但這意味著對存取速率的折衷。而在一些應用中，採用SRAM並構建錯誤校正代碼可能是個更好的選擇。因為SRAM軟錯誤不是每天發生的事情。MoSys公司副總裁和知識產權主管Mark Eric-Jones指出典型的軟錯誤為1,000 FIT，這表示一個器件每隔144年失效一次。

Eric-Jones說道：“不幸的是，在0.13微米工藝技術中我們發現一些存儲技術的錯誤率高達每百萬位元10,000或100,000 FIT。這使得一個單獨器件中錯誤出現頻率降到幾個月或幾個星期一次。”
) F$ L3 U1 {, A* z
解決方案

% d* T1 n# _/ l: G$ J; d/ x1 JEric-Jones指出MoSys公司已開發出一種錯誤校正技術，它可以減小單個電晶體SRAM的軟錯誤而不需要更多晶片面積。採用該技術和配套的透明錯誤校正，可以在0.13微米線寬工藝保持1,000 FIT軟錯誤率。

7 u  b4 c& a, _富士通公司和日本東芝公司則表示，快速週期記憶體是另一解決辦法。它可以提供低等待時間和低錯誤率。

賽普拉斯(Cypress)半導體公司則通過製造工藝、封裝和晶片層次的整體改進來減少靜態隨機記憶體的軟錯誤。該公司高級品質管制Sabbas Daniel指出他們在發佈新產品之前會進行加速軟錯誤率檢測，通過在晶片附近放置放射源，能夠加速通常條件下觀測到的錯誤率。賽普拉斯公司的目標為每個產品軟錯誤率200 FIT，並願同客戶分享資料。Daniel說：“根據應用和危險程度不同，當客戶覺得比率太高時，可以選擇使用錯誤校正代碼。

. I# B" b* M+ WIBM公司向客戶提供指南和軟錯誤率模型，用於培訓設計者並幫助他們決定哪種折衷(例如包含錯誤校正代碼)更好地滿足需要。Lange說道：“我們不得不和每個客戶進行緊密合作，確保他們知道這個現象，因為不知道這個問題的人數多得實在令人吃驚。”

DennyT

上網時間 : 2003年12月24日 http://www.eettaiwan.com/ART_8800326087_617739_NT_de9f686b.HTM

2 ^7 \) g. }1 ^$ d/ U; u6 h意法半導體(ST)日前公佈一項新的半導體技術，據稱這項技術完全可以消除近年來不斷困擾電子設備製造商的潛在難題，即晶片出現所謂的「軟錯誤」的機率正不斷上升。位於法國Crolles的ST中央研發中心的研究人員開發的這項新技術rSRAM對散射微粒子效應具有很高抵抗性能，而且，不會增加過多的成本，也不會對性能產生不利的影響。

6 L6 b/ c& Q; w0 w1 r7 p據稱，這種軟錯誤是由始終存在且構成地球低強度背景輻射的核粒子所引起，這些粒子或者來自宇宙射線，或者來自大多數材料中存在的微量放射性元素，粒子本身雖然沒有危險，但是，可能會干擾利用粒子工作的晶片或電子設備的正常工作。
4 Z( W4 }+ U2 Z% K5 j2 M' _
行動電話、PC或者連接網際網路或其它通訊業務的精密電腦所使用的半導體元元件通常被稱為系統級晶片(SoC)，這些元件含有數十萬甚至數百萬個在手指大小的晶片上加工並相互連接的微型電晶體。其中，很多電晶體用於構成嵌入式SRAM(靜態隨機存取記憶體)，是一種可以高速儲存檢索的電子記憶體。

2 f+ s$ O8 j( `* l$ x% e: @按照摩爾定律的規律，每隔大約18到24個月，就會有新一代的晶片技術問世，電晶體的尺寸會縮小一半，新晶片的速度更快、尺寸更小、價格更便宜。然而，電晶體越小，就越容易受到散射粒子效應的影響。

在晶片內部，資訊通常是以電荷的形式儲存在電晶體內。一個穿過晶片的核粒子如一個中子或一個α粒子可能會改變附近電晶體貯存的電荷。核粒子改變電荷的現象引發了「軟錯誤」，例如，晶片沒有發現有形損壞，但是，可能暫時含有錯誤資料。這種軟錯誤可能會造成設備出現臨時故障，可是，隨後的測試卻顯示設備工作狀態良好。

組合問題
7 r  O5 t9 J) B, L
隨著嵌入式SRAM上縮小的單個電晶體對背景輻射的感應性日益提高，晶片上嵌入SRAM的數量也將呈現以指數成長的態勢：目前，在一個典型晶片上，SRAM占電晶體總數的50%以上。據半導體國際組織ITRS的研究，這個比例在10年後預計會達到90%。嵌入式SRAM在系統級晶片中的比例增加是因為在晶片嵌入SRAM內儲存程式代碼和資料會產生更優異的性能。

ST中央研發中心先進設計工具部門Jean-Pierre Schoellkopf介紹：「對於今天量產的技術，軟錯誤通常不會引起過多的嚴重問題，電子設備製造商面臨的問題是，電晶體的尺寸更小和晶片上SRAM記憶體尺寸更大的發展態勢，情況最糟的軟錯誤不可避免，例如，隨著頻率提高，電腦系統崩潰或資料流失或傳輸錯誤會經常發生，然而，為了保持市場推動力，電子設備製造商需要半導體這種發展趨勢。因此，我們決定開發一項更加強固的嵌入式SRAM技術，這項技術對背景輻射具有很強的抵抗力而且不會過多地增加成本、不影響產品性能。」
$ C" Y0 o! G9 K' O$ C- q- x5 |
事實上，ST強調，已申請專利的解決方案達到了上述兩項重要要求：透過重新設計系統級晶片中半導體元件所使用的SRAM儲存單元的基本結構，ST開發出一項與普通系統級晶片技術具有相同速度和相同成本效益的新技術，而且，這項新技術實際上還能抵抗散射粒子的攻擊。

8 R# y; ]  ~: x$ H4 G2 W. y  {Schoellkopf解釋：「rSRAM技術使電子設備製造商相信，新一代矽技術可給他們帶來性能價格比方面的優勢，而沒有增加軟錯誤的感應性。」ST解釋，其解決方案具有獨創性，因為它沒有增大積體電路所占用的晶片面積。一個晶片的製造需要很多複雜的製程過程，才能製作最終積體電路的三維結構。
2 x: m$ X  y% t, P
這些電路始終都是平行製造的，盡可能地在一個通常直徑200mm的薄晶圓片上黏著最多的電路(目前已轉移到在直徑300mm的薄晶圓片上)。擴大晶片面積會減少在圓晶片上加工的晶片數量，而這樣做會提高晶片製造商的製造成本。

ST對標準SRAM儲存單元的改進方法是在單元結構內以垂直方式增裝附加電容器，因此，晶片面積以及製造成本都沒受到較大的影響。這些電容器的作用是提高觸發一個儲存單元所需的電荷數量，因而降低了在任何給定間隔內軟錯誤的發生率。
* w: }. |- ~  R' h7 N9 Q2 f
該公司採用120nm技術(即將投入量產的下一代技術)製造出含有rSRAM新單元的測試晶片，並對其進行了嚴格的測試，即用高級人工輻射方法輻射被測試的晶片，同時測量了最終的軟錯誤結果。測試結果(由美國著名的Los Alamos國家實驗室中子散射中心提供)証明ST的rSRAM單元的軟錯誤發生率比常規SRAM單元低大約250倍，可以完全抵抗α粒子的輻射，而且幾乎可以完全抵抗中子引發的軟錯誤。
' h5 l  [  @6 U# T7 b: i
圖片說明：這個掃描式電子顯微鏡圖片描述了如何在SRAM單元上製作這兩個電容器。在兩個電容器的柱狀結構內，一個High K介質被插在兩個同軸多晶矽電極之間。在這兩個電極中，一個是外部電極，另一個是內部電極。前者與形成SRAM單元的電晶體相連(圖中沒有顯示這部份)，而後者則連接金屬1層。

高的灰色結構是外部電極，它們透過中央多晶矽結構串聯在一起，鎢插頭（圖底部6個白色區域）連接外部電極與SRAM電晶體電極。圓柱體的內壁連接一個High K介質(電極周圍粗糙紋狀U型白色層次)，然後，在柱體中心注入多晶矽，構成電容器的第二個電極。這兩個堆疊式電容器的作用是可以將觸發軟錯誤所需的臨界電荷提高幾個數量級，而無需擴大晶片面積。

DennyT

其實很多汽車用的ECU板子是包在一個醜醜的貼鉛片的鐵盒內, 因為鉛可以阻擋alpha及beta射線, 至於高能的gamma射線薄薄的一層鉛也起不了作用:

來自銀河系的宇宙射線主要由83%的高能質子，16%的Aplha及其他高能粒子所組成，稱為一次宇宙射線。這些一次宇宙射線與大氣層中的空氣分子作用，產生包括中子，質子等的二次宇宙射線，它們穿透大氣層造成對人類的輻射。以台灣為例，人們所接受的天然背景輻射為每年2.44毫西弗，其中宇宙射線的貢獻為0.26毫西弗，約占11%。
5 ?( u$ Z' P1 d; ]+ r
) O* a+ M9 n1 g+ O% k9 z宇宙射線在離地表愈高的位置就愈強，所以造成的劑量也就愈高，大約每升高6000呎其劑量率就會增加一倍，所以對飛行高度達35000呎的飛機，其受到宇宙射線的強度會較地表附近者為大，美國的調查即顯示其地表與宇宙射線之輻射劑量為0.06微西弗/小時，而在35000英呎高度時則為6微西弗/小時。

' _( F2 j* F8 D; _% K; ?. i另外在同一高度時，赤道附近之宇宙射線強度較低，而愈往兩極則愈高，這主要是因為地球的磁場在赤道附近最強，而造成入射宇宙射線的折射也最大所致。美國曾研究並指出在北緯70度20000英呎高度處的宇宙射線強度為赤道附近同高度處的2倍。所以對緯度較高的國家與航線，其飛行時所接受宇宙射線的輻射劑量，會較低緯度者高一些。

tommywgt

十分感謝大大的分享

twphision

FPGA無法成為主流的原因個人認為:
& P9 n( Q/ {/ `' r
1. FPGA本身產品定位為在專業的電子工程領域上,不像PC有那麼多的圖形介面免費資源可以利用. 懂電子的人只有部分, 會去用FPGA會更少. 或許部分俱功力工程師喜歡程式碼的設計, 但是程式設計並不是大多數人喜愛的.

2. FPGA的應用領域及產品本身就不多,設計僅限制在邏輯電路,但是電子的領域例如放大器電路, 振盪器電路,AD/DA....許多還是不在FPGA/CPLD的範圍內.換句話說可應用領域太窄了.
/ W# H+ R9 a9 u1 ~0 Z! i' |! i3 u# L
, J9 c+ r! V( {9 f7 c3. 在使用的動機上, 使用PC電腦用途已從計算機發展到通訊, 圖形介面或是文書處理.深入各行各業的工作中. 而FPGA還在原始的發展介面. 使用群僅限制在懂得使用者. 市場比PC窄很多.

1 b, T) w& f3 ^9 K6 J6 P4.可替代品很多, 從更普及產品單晶片, 內嵌系統,甚至PC主機板都可以取代而且價格上不相上下. 這些機板的開發工程師或懂的使用人也可能多過FPGA. 單晶片更早就存在應用及教學的使用中.
5 @1 |, q2 i3 h9 W, Q6 v  t* A
, c0 M3 _) S: P8 n7 Y5.FPGA的應用產品太少了, 提供教學也不普及遠不及於內嵌系統. 而且以電腦為例讓PC普及大眾的並不是主機板本身, 而是使用者的圖形介面及應用工具便利大眾使用. 主機板本身說實在的大部分的人遇到壞掉, 換一塊沒有想太多. 純為利用的使用者而且著重在程式設計的人少之又少.

4 ~) {& u& W8 J$ k8 m以上是個人對FPGA/CPLD的看法,  純為交換看法, 請不吝指正.

yhchang

其實IC 第一次把二十多道光罩做完之後
2 I; i9 ^: S: v5 _第二次改版的時候   如果沒有遇到大BUG  通常就只改一層光罩
大概也只會浪費十天時間吧
2 A7 v+ I; ?* p& n8 W; m所以FPGA看起來只像是一個驗證的工具
4 N+ d" t& G- ]0 d3 @% V4 a比如 你會下線IC 沒有把握的話  你可以先用FPGA驗證通過之後
7 O1 s7 c9 {4 p! l# v再去下線IC  這樣子成功率自然會增加

aiken

the power supply for the FPGA need to design
FPGA eat a lot of Power
. I$ e- r# r6 U; K  Rand a lot of cap need to add in to the design

juitselin2

我曾經聽說電動玩具臺都是用 FPGA 出貨的 .
4 s& r+ Y) k, j$ F& ]1 T主流應該沒望 , 不過小而美的應該有一些 .

cd250502

老實說 我用那麼久的FPGA,其實它有ㄧ定的優點,但是價格與工作頻率是主要問題吧
如果要用在消費性的電子產品,勢必會造成成本的提升,
" f6 e8 s# A8 U9 ~可是用在非消費性的電子產品倒是很公司在用

atitizz

賽靈思聯盟計畫推出高規格優質設計服務供應商計畫 大幅提升客戶設計生產力
全新產業體系計畫滿足客戶對研發工程資源與專業知識之需求

全球可編程平台領導廠商美商賽靈思 (Xilinx, Inc.；NASDAQ：XLNX) 今日針對聯盟計畫進一步推出優質設計服務供應商計畫，為原有的設計服務供應商計畫加入全新的動能，協助FPGA客戶加速新產品開發，並讓FPGA用戶更容易找到符合設計與開發需求的合作夥伴。

8 @& G% G, L' r賽靈思公司夥伴體系與產業聯盟部門資深總監Dave Tokic表示：「賽靈思聯盟計畫藉由與最信賴的夥伴密切地合作，建立一個全球性的產業體系。賽靈思深切瞭解到，隨著設計案越來越複雜，尋找合宜的設計服務支援是一項相當困難且曠日廢時的任務。現在由於有了優質設計服務供應商計畫，而且更不斷展示他們對技術、業務和品質標準等各方面都能達到業界最嚴格的要求，因此賽靈思的客戶可以輕鬆和自信地選擇設計服務廠商。」
: Y% [8 \# f, k2 F# t& t; K$ l2 a5 B
: `: _1 L5 t' i- j2 }" U; T在現今的科技產業中，所有市場的研發工程主管都費盡心思在緊縮產品上市預算，以及新產品開發週期中遇到的難題尋求平衡點。因此，許多科技公司將研發工作委外給其他公司，以滿足他們在設計上的需求。委外研發市場的規模在2009年已超過1兆美元，預計在2020年其市場規模將會超過1.4兆美元。而賽靈思對這個產業趨勢已早有準備，並對一個全方位的產業體系投入眾多資源，確保賽靈思聯盟計畫的供應商能以高規格的服務滿足客戶的需求，並提供客戶超出預期的最佳作法。優質設計服務體系計畫中廠商都是精選和經過全面審核的成員，可協助賽靈思的客戶能夠不斷按照一貫的時程加快研發速度。

atitizz

賽靈思聯盟計畫是一個遍布全球的供應商體系，包含一般廠商(Member)、認證廠商(Certified)和優質廠商(Premier) 等會員等級，提供賽靈思可編程平台的各種產品和服務，並秉持嚴格的業務、技術和品質等標準。這項全球計畫於2010年10月推動以來，已有超過30家賽靈思聯盟計畫廠商通過嚴格的企業審查以及工程師訓練認證，取得認證廠商資格。優質設計服務供應商計畫成員是Xilinx由多達300家廠商的體系中精選出30家優質廠商，並通過320項現場審查程序後，最終才能獲得優質廠商資格。
7 x& ]0 D# _; @3 r7 ]8 l  d( H
. v- |6 T+ v! o4 r3 A' I) F0 K優質設計服務廠商體系的始創成員有CoreEL Technologies (印度)、Fidus Systems和Tokyo Electron Device公司。這些公司在北美、歐洲、中東、非洲、日本及亞太地區皆擁有卓越研發中心。每個優質設計服務供應商計畫成員皆可提供系統級的電子設計方案，包括FPGA、嵌入式處理器、以及混合訊號機板設計，個別成員更會提供額外的服務，如工業設計、機械設計、軟體開發及製造服務等。所有優質設計服務供應商計畫成員都擁有FPGA的專業人才，他們必須和全球各地的賽靈思現場工程師一樣，通過嚴格的FPGA設計訓練，並能夠提供媲美賽靈思電話熱線詢問和與網路支援等級的服務。

賽靈思優質設計服務在FPGA產業體系持續領先
藉由各個等級的賽靈思優質設計服務廠商，賽靈思更可持續其在可編程領域的領導地位，並在其各個可編程平台上鞏固頂尖的聯盟合作廠商，而且也將持續增加其數量。賽靈思聯盟計畫的所有成員廠商不僅擁有卓越的加值型產品與服務，而且都通過嚴格的品質檢驗，賽靈思確保這些產品與服務都支援各項產業標準，如AMBA® AXI4 協定、VITA-57 FMC 標準、以及IEEE P1735 IP 加密標準。所有FPGA IP供應商、EDA廠商、嵌入式軟體供應商、開發套件供應商和系統整合業者等聯盟計畫成員都致力於協助客戶加快產品上市時程並降低風險。

atitizz

來自優質設計服務聯盟計畫成員的贈言：
Tokyo Electron Device公司解決方案事業部副總裁Yasuo Hatsumi 表示:「Tokyo Electron Device 公司是賽靈思在日本合作無間的經銷夥伴，以「inrevium」品牌為全球客戶提供IP、開發套件和設計服務。我們樂見賽靈思針對其聯盟計畫樹立高標的品質標準，也很高興我們第二家公司能通過Xilinx的稽核。身為優質設計服務計畫成員之一，Tokyo Electron Device深感榮幸，更期盼為更多賽靈思客戶提供服務。」
, X5 V4 r( t8 Z' B( Y5 M
$ M5 N0 p9 I, i+ v9 I# kFidus Systems公司總裁暨執行長Michael Wakim表示：「Fidus長久以來都是賽靈思聯盟計畫的成員，並在眾多市場為顧客完成將近100項採用賽靈思技術的設計專案，其中包括有線與無線通訊、醫療設備、航太與國防、以及運輸等領域。我們很高興接受賽靈思的邀請，加入優質設計服務計畫，並期盼透過我們在北美各地的設計中心，協助更多賽靈思客戶完成更多設計。」
1 k. r# r. P0 b# q& K
  y4 U3 V, Q" v3 i4 R6 dCoreEL Technologies公司 (印度) 業務開發部資深副總裁Vishwanath Padur表示：「CoreEL 和可編程邏輯領導廠商賽靈思的合作關係已長達15年，我們不但是聯盟計畫成員，也是Xilinx在印度的指定代理商。我們很高興賽靈思7系列FPGA迅速獲得客戶的青睞，相信我們在IP核心、特定開發套件、設計服務等方面的合作，加上我們能夠提供端對端系統層級解決方案，將大幅加快設計生產力以及提升可編程系統的整合度。身為優質設計服務聯盟成員，CoreEL的端對端系統設計方案絕對可贏得全球賽靈思客戶的信賴。」
0 f! Z- e, d. W0 }
" ^/ y$ g; J- c0 [/ a) ~1 \關於賽靈思聯盟計畫 (Xilinx Alliance Program)
- e7 h6 q: m9 H  W3 }. ^6 j/ @欲獲得更多關於賽靈思聯盟計畫的資訊，或瞭解賽靈思如何推動FPGA產業體系的轉型，請聯絡您的地區業務代表或瀏覽www.xilinx.com/alliance網站。

tk02561

-- 新的ASIC芯片基于公司獲獎的Autofocus(TM)技朮，它具有的特點在使用傳統的FPGA時很難做到，如它具有高性能，但同時具有低功耗和低成本
- |9 q$ x4 [3 V
芝加哥2011年11月27日電 /美通社亞洲/ -- 北美放射協會(RSNA( http://rsna2011.rsna.org/index.cfm )) – Samplify Systems公司，一家致力于在超聲工業提供創新半導體芯片，模塊和子系統方案的技朮型公司，今天發布了它第一款可商用的波束合成專用ASIC芯片，即SAM2032。跟現有的FPGA方案相比，高集成度的接收波束合成專用ASIC芯片SAM2032應用了Samplify公司獲獎的Autofocus( http://www.samplify.com/products ... rasound-beamforming )(TM)自動聚焦技朮，因此它具有業界在最低的功耗情況下最高的性能。SAM2032具有高度可配置性和靈活性，超聲廠家可以因此簡化軟件和系統設計，從而縮短產品開發時間，使產品快速上市。SAM2032適用于各類機型，包括超低功耗的手持式到中高端的推車式超聲機型。

! u" W+ m& z5 x- K# c4 b2 P接收波束合成芯片是任何超聲前端電子子系統的心臟。SAM2032正是克服了現有FPGA方案的不足。一般高端的FPGA可用來開發高性能的接收波束合成，但它們高昂的成本，較高的功耗和較大的尺寸限制了它們只能被用于非常高端的機型。相反地，低端的FPGA由于資源有限影響了整體性能，只適用于比較低端的機型。
5 k! G* C- D2 {$ S  Y2 Y/ ^
" a5 ]; u# k0 k' Q& G“SAM2032的發布對超聲醫療工業來說是一大令人激動的發展，”Samplify公司超聲產品部總監孔德禮說道，“把復雜的接收波束合成放到一個ASIC里面，SAM2032是目前唯一可商用的可以同時提供高性能，低功耗和低成本的專用芯片。這個產品的發布對現有的和新進此領域的超聲廠家不啻是一個好消息，不管是傳統超聲應用和非傳統超聲應用，都可以大大加快產品開發速度”