Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 43557|回復: 29
打印 上一主題 下一主題

IC layout interview 常被問到的問題

  [複製鏈接]
1#
發表於 2008-2-27 12:15:10 | 顯示全部樓層
原帖由 yhchang 於 2008-2-5 08:05 PM 發表
% O& B( E! v2 o8 B$ B. H7 ]' p後續我朋友還有一些面試的經驗2 ~1 d, v; q, I8 n9 B! F1 h
面試者除了會問它  MOS剖面圖  LATCH-UP  ESD之外, D* z6 S3 A' [5 j: }. ?
8 y4 g2 z8 ]3 d/ Y6 a% N+ `  w( _* L
還有問 電晶體工作的三個區域
4 Z8 |# v2 a0 {0 c9 Q2 Q畫出 Id v.s Vgs  ,  Id v.s Vds的曲線
  k; D- E1 l- l; R2 i9 M+ A8 j2 ?並且解釋 整條電流曲線的部份  各落在哪些區域5 j4 W2 `& \$ ], F2 Q: D! }: L/ B
也有問MO ...

, i. v1 b  _# F1 t7 p# L6 s' P8 x) P- \
遇到會問"畫出 Id v.s Vgs  ,  Id v.s Vds的曲線", ]$ D7 r, m; W
的主管,你心理就要有底了,他不會用你的,如果你有這種心態後你反問他: E, ~! M/ N' A( V  p5 O- R) ^0 b
怎麼畫,叫他教教你,我想他也不見得畫得出來,他如果真的是layout主管3 {/ p& z& H* u! T" \
,這些曲線干layout 什麼關係,什麼時候會用到呢??
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-14 09:12 PM , Processed in 0.099513 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表