設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › IC layout interview 常被問到的問題
12下一頁
返回列表 發新帖
查看: 43547|回復: 29
打印 上一主題 下一主題

IC layout interview 常被問到的問題

  [複製鏈接]
egg
跳轉到指定樓層
1#
發表於 2007-10-24 13:06:11 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
小弟不才....列舉幾個在面試時
# ~9 v8 z1 @. d. P主管常會問到的幾個專業相關知識
( ?; l1 f9 ~2 M供想從事IC layout工作的朋友參考& ?2 E+ J" T- m) c
% {# E: K+ X) A- M1 v/ W0 }# U
1. inverter layout圖 & 截(剖)面圖
! w; ?: g2 t% E# o% l9 D    尤其是後者...幾乎很多家公司都會要人把整個剖面圖給劃出來) O- t) {3 g' b0 U
    還遇過更誇張的...連body contact也要標示出來 = =. s2 p8 J) D2 v. }& j. u
2. 何謂ESD...如何改善ESD" k' g5 z' w; |$ l* ^0 }6 G0 s
3. 何謂latch-up....怎預防latch-up現象
; b) C/ Q, e; o: {/ Q6 x. V2 J% z8 E. M  W+ L
最後....雖然這不常見
( w; C# x+ O8 N, s1 k5 e還是提醒一下大家
. c, G" m8 J* ^9 s* ]與主管面試時...不管怎樣
5 i! f7 U3 F+ ?  G9 V都要裝的非常積極主動(先混進去那家公司再說 ^^")% M- a" D4 L! G* Q1 a9 x
不然就算你專業那方面過了- M) w' h, D( T3 L' r9 A  n
主管也會覺得你工作的態度可能會不好
0 i# y6 h  p) z4 r" r而不予錄用
6 ?: u/ ?) J. B* C- R# Q- E# W$ s6 [' A( ^& ~+ I
希望這些能幫到大家 ^^
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂頂4 踩踩1 分享分享
回復

使用道具 舉報

egg
推薦
 樓主| 發表於 2007-10-27 03:19:11 | 只看該作者
其實以新人來說
2 b; I8 i. u- C: Z) {回答這類問題並不用太傷腦筋6 n. \: i2 ^  g6 J
主管是要看你了解這東西的程度
! n6 I# G: i. Q1 e提供個答案供大家參考! h% S8 S# O) L
ESD 是靜電放電沒錯
4 l) D; @# _7 B不過可以提一下它有哪幾種發生的機制
" Y6 Y9 t) u% h. IESD 共有三種機制需要測試+ j* R* m3 O. b% u: @& X8 K
分別為HBM(Human Body Mode)..MM(Machine Mode)...CDM(Charged Device Mode)0 U+ \" D" s& j
預防對策則為...4 R' ^6 b& e9 J! i" Y  T7 W+ t
power & ground pin 使用 power clamping( e2 \: r9 L3 x8 l! Q3 [
I/O pin 做 ESD protect device
0 m1 ?" y, V& L& K) _7 binternorl circuit 有接到pad path 的mos....drain端做ESD rule放大! p0 n' ^. @0 x* h) i4 p' G

4 J0 Z: G( g3 \6 A  xLatch-up 可以用簡單的話來解釋
2 r8 c: u$ z4 ]power & ground path 寄生BJT形成SCR電路4 f  ~; `& A  Z( `& Y/ V. x
經由電源擾動....產生大電流的拴鎖現象4 l& [& b% ~, q8 T9 P" r/ ?3 `/ R
造成pwer與ground的虛短路(可以畫一下寄生BJTs形成SCR的電路模型)$ ^1 y& S* ?. ]7 h) C( |6 f+ i
ESD討論版有篇關於latch-up的文章$ o4 z+ n% G$ v2 z1 v7 `( {3 m  U
可以view一下剖面圖跟等效電路圖
6 h% A& k5 m1 E& V3 B& g! T由剖面圖跟等效電路圖就能推敲出
3 H" Q8 F+ Y- H0 z" D& j3 nlatch-up該怎預防' ~; h" h# C5 x* o8 W& R
1.盡可能補上well-contact以及subtract-contact
+ ]. K6 \9 @1 q  其用意是為了降低Rw跟Rs的阻抗.0 l; Q& D9 D) {2 r
2.靠近PAD區域的circuit,pmos與nmos之間的距離拉開4 p& E" B# U; Z8 B- F8 f# G9 [/ V
   並且保持gurdring的完整.$ f' W0 Y+ D" d
   (p,nmos拉開由剖面圖可看出Q1base跟Q2 collector之間的阻抗會增加 )
* J" ~/ }* d0 {* w, e0 ^+ @7 T6 T; d& @" ^: \+ c
若有解釋錯誤或是哪不夠詳細的6 @& W9 B( S6 x' I7 a
歡迎大家一起討論 ^^: g) K% \0 h- n: j5 g# C
' R  V8 O' }: U, E$ C( g; h
PS: latch-up比較常發生在pad週遭....內部電路比較少發生3 j0 k# R( N1 w1 v1 I
       個人是認為...ESD發生時也有可能引起latch-up
! J% a- r8 t# E- s1 h  I       不知大夥的見解為何?!

評分

參與人數 2感謝 +3 +3 收起 理由
ghostchris + 3 即使到現在也是很實用的建議
yhchang + 3 感謝經驗分享！

查看全部評分

回復 支持 1 反對 0

使用道具 舉報

30#
發表於 2018-9-29 21:46:38 | 只看該作者
看著前輩們的見好好學習著呢！！5 g9 u; y0 l8 s8 o/ T
回復 支持 反對

使用道具 舉報

hhping
29#
發表於 2016-6-18 11:05:33 | 只看該作者
分享一下最近面試到一家公司的題目:
: R, x4 q# d; P( Z+ g  _& w3 V' K畫出PMOS&NMOS剖面圖、NOR gate symbol、truth table和Layout，還有30題選擇題的LAYOUT基本觀念，不難但是一定要準備充足' o$ O1 P. J8 F& T
回復 支持 反對

使用道具 舉報

28#
發表於 2016-5-29 20:51:24 | 只看該作者
感謝大大的分享~~
+ }$ A; L2 Y9 \' I# ~* ~以後去面試之前能做個事前準備了XD
回復 支持 反對

使用道具 舉報

jikeey
27#
發表於 2014-11-2 13:36:41 | 只看該作者
感謝你的分享
8 j7 K% U4 s) [$ |. D真的  面試過三家
" B4 `3 E* v3 U# h$ E/ w9 \. Y0 m幾乎被版大說到!!
回復 支持 反對

使用道具 舉報

ldhjay
26#
發表於 2014-1-17 07:55:19 | 只看該作者
感謝大大分享
: p% s+ m& d: M7 f, R: I' L感謝大大分享
回復 支持 反對

使用道具 舉報

dabing
25#
發表於 2012-10-15 16:58:39 | 只看該作者
毕业生很少会问很深奥的问题啦* P5 Y" W% |% z! d4 J) w% r: g. B
态度还是最重要的
回復 支持 反對

使用道具 舉報

24#
發表於 2012-7-30 14:18:44 | 只看該作者
看到各位大大對latch-up 及 ESD的解說及prevent都非常的詳細" ?5 k. c. y+ h4 T: l/ M1 q
非常實用~
回復 支持 反對

使用道具 舉報

23#
發表於 2012-6-21 16:10:58 | 只看該作者
要面試，好緊張，好擔心，到時忘光光 = =
回復 支持 反對

使用道具 舉報

22#
發表於 2012-5-8 08:57:03 | 只看該作者
回復 3# egg
回復 支持 反對

使用道具 舉報

21#
發表於 2011-10-27 14:18:12 | 只看該作者
讓我學習到許多經驗與技巧 很實用
回復 支持 反對

使用道具 舉報

20#
發表於 2011-10-13 10:55:12 | 只看該作者
這些好像真的都是面試常問的問題
5 P: J3 Y# h/ k# H) ~) m9 ^2 I來這聽聽大家的說法以及經驗
+ k% m3 p3 v& @1 A* U希望對往後工作也有幫助喔
回復 支持 反對

使用道具 舉報

19#
發表於 2011-9-20 11:19:59 | 只看該作者
謝謝大大分享 讓我學習到許多經驗與技巧
回復 支持 反對

使用道具 舉報

18#
發表於 2010-9-29 00:06:18 | 只看該作者
謝謝前輩們的指導
) j# `/ D3 i6 s7 ?: w1 J很受用！！！
回復 支持 反對

使用道具 舉報

fuzzyer
17#
發表於 2009-10-1 11:19:40 | 只看該作者
基本的layout 觀念  都須了解- \! ~, s) T- _/ }
才是基本的工作態度!!
回復 支持 反對

使用道具 舉報

st5339s
16#
發表於 2009-8-3 11:40:52 | 只看該作者
其實 IC layout 是個不大的圈子，interview  當然是對基本技能的要求。但工作的態度與人際關係的培養仍是，您工作壽命的基礎。雖說從事IC layout  有80% 的怪胎，但有20%很好相處。你是否應該卡位到那20%呢，就算你很強，但風評不佳。連 interview 都不會有人想找你去喔。共勉之!!
回復 支持 反對

使用道具 舉報

ychchip
15#
發表於 2009-8-1 23:05:46 | 只看該作者
VLSI 概論相關書籍都看, 多想, 基本logic gate layout 需練習.....
! C3 R+ ?  |3 ^4 t. ^# J" e有機會 參加個競賽 (if you are a student)
回復 支持 反對

使用道具 舉報

14#
發表於 2008-8-7 17:07:00 | 只看該作者
感謝大大的經驗提醒4 c) Q* N& W' X5 a  [) r
往後有機會投履歷時+ a% @. i5 _* _) o* q& j# n+ K* Q- J
可以參考面試時該演練的話題6 N0 D. f/ t3 R& U) @
謝謝
回復 支持 反對

使用道具 舉報

13#
發表於 2008-3-21 16:42:05 | 只看該作者

回復 8# 的帖子

會問ID&VGS那些問題是RD的事跟LAYOUT無關
% w& y( W: o( Y1 k' {) \當你進公司這些根本不關你的事
回復 支持 反對

使用道具 舉報

12#
發表於 2008-3-21 16:40:23 | 只看該作者

回復 8# 的帖子

其實那些問題是RD的事跟LAYOUT無關
& G2 E7 b& o+ ~& d* O( u; W當你進公司這些根本不關你的事
回復 支持 反對

使用道具 舉報

下一頁 »
12下一頁
返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-14 01:31 PM , Processed in 0.124007 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表