IO PAD v.s lvs

君婷

小妹突然好奇一件事 自已未曾想過這問題! 因為CIC與TSMC合作 提供0.35UM給我們學習，而提供的PAD並非完整的，所以學生們tape out前 其實只是先將core circuit佈局完及驗証完後再跑完post-sim後 才加入pad 並寫相關申請下線的資料給CIC，否則一開始剛佈局完core circuit就馬上加入pad再跑驗証的話 只能作DRC罷了....  ，因為schematic方面又沒提供pad來畫 ,LVS無法作!

但小妹想問如果以業界來說的話!
是不是一開始PAD的schematic及layout 圖都會給我們了，讓我們一開始在佈局完後就加入再來跑驗証呢?   麻煩大大請說明一下情形  很多初學者一定沒想到這點辣!

君婷

依大大提供的經驗更簡略的說明應該是說 在跑LVS時所需的netlistt檔中加入製程廠提供的pad的netlist檔才開始跑LVS    ，應該是這樣吧?  因為從netlist檔電路主體連接情形 就能知道其schematic的電路連接情形。
而小妹之前提過文章問i/o pad是否為佈局工作的範圍之一?
請問樓上的大大  是不是有的公司是由PAD Designer 設計好且layout也是他畫?完全看公司制度呢?   
麻煩提供看法 謝謝^^