Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 2282|回復: 1
打印 上一主題 下一主題

雙輸入時脈產生器提升網路與資料通訊應用的系統穩定性

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-4-16 18:37:35 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
AD9549提供延長的持續時間(holdover)功能以及排除抖動(jitter)的能力,可以使系統的穩定性增加,並且使網路達到最長的正常運行時間。
$ A5 E8 c. G' a  n6 M5 z6 I9 R1 n3 |9 G4 R7 C3 Q1 g( c, w! f0 b
關於 AD9549
' n" u1 E2 w2 T  f2 n0 L3 i5 X$ iADI的AD9549雙輸入網路時脈產生器為網路與資料通訊系統的設計工程師提供了一個嶄新的標準,此標準可以將網路的正常運行時間最大化,並且增加系統的穩定性與可靠性。AD9549採用了以ADI的專利直接數位合成(DDS)技術為基礎的全新架構,具有更穩定的持續時間能力,使得設計工程師能夠在失效狀況發生時,有額外的時間可以將時脈參考值予以回存。假如輸入參考時脈失效的話,時脈產生器IC會將輸出頻率持續”保持”(hold)住,直到參考時脈的失效被復原為止。AD9549所具有的持續時間功能沒有時間的限制─輸出將會被維持到系統關機或是直到提供新的參考值為止。相較於競爭對手的解決方案,這項持續時間功能可以使穩定性改善達於兩階的振幅大小(∼0.37 ppm vs. ~30 ppm),因而使得系統的正常運行時間能夠有顯著的增加。  ?: ^- c- K. y

' a+ {; r5 x3 _; p( j4 Z' q  Q雙重輸入、數位化功能與彈性輸出降低晶片數與成本
. l4 V" i+ J2 F. y/ F% `! ?
, B9 I& A( w5 JAD9549具有可以轉換A與B參考輸入的特點。這項特點使得系統的輸出時脈能夠在主要參考時脈發生失效的狀況時得以持續運作。AD9549也允許使用者設定迴路的頻寬,以便對從參考A切換至參考B的時間予以最佳化。
7 O6 A6 F3 g1 i3 c$ I1 U
$ r% j9 C, |3 @" S* XAD9549雙重輸入網路時脈產生器能夠將抖動降低至600 fs(femto seconds,毫微微秒),優於競爭對手的元件達25%。AD9549具有一組能夠處理頻寬達到1 Hz及更低之可編程數位迴路濾波器。AD9549是同類型IC中第一個內建有DDS技術的產品,而此技術對於需要處理如此窄的濾波器頻寬以及利用延長的持續時間功能以進行轉換來說,正是不可或缺的要素。舉例來說,較窄的頻寬使得元件夠將抖動從帶有雜訊的輸入時脈中清除,進而將資料轉換性能最大化,並且擴展市場對於AD9549的需求。' h! h# h+ _) W3 l0 G% ?

0 g. F% J! |: U7 u& `# e此外,AD9549還提供了彈性化的輸出頻率選項,使非網路應用領域的系統設計工程師能夠不用設計額外的頻率轉化電路(frequency translation circuitry)。* m9 N& h  m1 l  d
* m0 w* z9 F  c2 a+ E1 P, d
時脈產生器是ADI的完整時脈信號路徑中的一部分
: t. W6 s4 w/ O4 [8 o4 J+ o( X1 f. w將AD9549與ADI的AD951x時脈分配IC家族,還有ADI的高速AD9445/6/7類比數位轉換器相互結合,可以用來建立一組完整的時脈路徑。: L* A8 r) S& Z7 o7 n
0 x& T: G- {3 B; U6 h6 C# ~+ v# |. ^
供應時程與價格9 h9 p0 z! B- W4 y- H8 x
AD9549目前已經有提供樣品,並預計於2007年6月正式開始量產。以10,000顆量為單位,AD9549的單價是14.95美元,並採用64隻接腳的LFCSP(導線架晶片尺寸)封裝方式。若需要更多相關資訊,請至www.analog.com / AD9549。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-4-17 08:07:16 | 只看該作者
感覺上  AD9549 是個數位的IC  非類比唷  q: q& Z, ~# P
應該是 digital filter 之類的
. }! T+ M% ]( F* W9 w- g9 l, [內部除 oscillator 之外  似乎都是數位的 DPLL 也是0 G1 i" C8 T9 P' O+ O9 y: H+ k8 s
那天要學一下 DPLL =  "Digital Phase lock loop"
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-4 03:03 PM , Processed in 0.104513 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表