|
原帖由 alab307 於 2008-10-30 12:24 AM 發表
6 [, q. w) U6 n' r7 ]當IP>IN時候 OUT = "H"
7 l% J9 G- _2 i) r- u& c$ R此時N3 "ON", 會多抽一個電流from P29
/ B% m0 q0 [7 F; j9 J, A所以此時輸入differential pair不是對稱的
% t+ ^+ |0 b1 [& O7 O當IP必須要小IN夠多才會使OUT反向變成"L"3 J9 w1 x( U+ l8 T. k& J9 \
就是所謂的遲滯
; m. W9 P5 W1 k
, h3 ], {/ G0 F2 [( z. `# R: b兄台,小的还有些疑惑,就比较器的输入输出特性来看,6 _, e P' I) \6 I* O. |
假设初始 IP>IN 于是应有 ID_N0≈0 ID_N31≈ID_N30, 且 N31,N3 的漏为 "L" , OUT = "H" ,此时 ID_N3=0,这应该与不加N3时的电路效果是一样的啊~9 D) A- U5 F0 ]9 P9 v+ N# M
似乎并没有“此時N3 "ON", 會多抽一個電流from P29” 这个情况啊,这时的迟滞表现在哪? 望赐教, 谢谢 |
|