應用於系統晶片之矽智財共同驗證與快速雛型技術（SoC Technical Journal)

masonchung

隨著製程的快速推進及積體電路（IC）設計
" u2 T( T- D# c/ a+ P複雜度之大幅增加，系統晶片（SoC）及矽智財
（IP）已成為IC 設計領域逐漸流行之趨勢。從
傳統IC 設計邁向前瞻性之SoC/IP 設計之際，設
4 S3 |7 q9 p" d# E$ |. U9 W1 B計者會面臨設計複雜度增加，而導致驗證時所需
給定的測試輸入數目增加、模擬時間加長、以及
2 |& ]6 B/ E$ H/ S8 K2 x整合不易等諸多挑戰。因此，如何建立一個百萬
1 `: L4 X% ^+ r邏輯閘以上之SoC/IP 快速雛型驗證平台，以期
能夠有效的加速產品開發週期，同時降低成本、
風險與增加產品開發第一次就成功的機會，實為
刻不容緩之事。
同時，為降低成本與趕上產品市場的週期，
6 j2 V" }$ f2 P7 b+ X許多晶片製造業者轉向求助於具有已驗證過的
Hard IP 及Soft IP 的IP Provider，因為相較之下，
6 v) E8 E4 M. Z# o6 q) f* YHard IP 與Soft IP 比較具有彈性，他們不但可以
透過不同的Foundry 廠製造外，還可以經由最佳
化使IP 在產品的表現上更加淋漓盡致。儘管此
做法可以大大的減少新的設計在成本及產品市
場週期的風險，但如何能成功的將IP 整合的關
$ w( u& U# Z* I* O! f鍵問題仍待克服，因此造成快速雛型技術（Rapid
, B" V* Z; N7 w& _' [5 n( gPrototyping）應運而生。
0 X  f7 V7 A- l閱讀權限 10
4 [4 u1 ?; h' ^$ U5 ]( e

遊客，如果您要查看本帖隱藏內容請回復

遊客，如果您要查看本帖隱藏內容請回復

1 c9 W2 J. p9 w  a9 F[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

henseneg

好像是很不錯的文章...下載來看看...感謝分享

phoenixfeng

i love it very much, rapid prototyping is so important that it's valuable to research on it
, C# I) k( }0 O/ p2 G& Uas far as i know , the cost of rapid prototyping is large, but it is smaller than the cost of
; _- ]( y1 n% \product failure