混合信號 FPGA 哪些特點最吸引你？FPGA 工程師？

atitizz

還可針對複雜的電機控制下的效率問題，能解決電機控制開發者所面臨的挑戰...

tk02561

美國國家氣象服務報告指出，每年在美國大約有2300萬次雷擊，然而，大多數現有的乙太網雷擊保護設備均位於室內，因此保護地點和設施僅限於室內環境。PD-OUT/SP11是具有室外額定性能的保護器件，因而能夠安裝在最適當的地點，即是乙太網電纜進入建築的確切位置，從而在雷擊衝擊室外設備或室外電纜時提供最佳保護。

美高森美的最新產品可以安裝在PoE或非PoE環境中，而不受廠商限制，這意味著交換器和PoE解決方案可以由任何供應商提供。PD-OUT/SP11成功通過測試，符合GR-1089、IEC61643-21和ITU-T K.45雷擊標準，可用於高達10KV的浪湧。該器件的低電容可確保最高1Gbps資料速率的資料串流可以通行而不會有中斷。此外，最高95W的PoE位準可以通過SP11設備(支援IEEE 802.3af、IEEE802.3at和HDBaseT)。

/ k1 R- j( r- E4 \% C關於 SP11
! F3 [- d) q! ~0 `  N
: S3 F5 v, c' ]  I1 }4 Z$ J: M1 J/ IPD-OUT-SP11是一款高品質的浪湧保護器件，它的設計讓它可以保護室內乙太網網路，避免來自室外環境的雷擊經由乙太網電纜而造成破壞。該產品具有金屬防水外殼，滿足IP66標準。它可以輕易地安裝在牆壁或柱子上。SP器件可以在電纜進入建築之前安裝，以便保護室內網路，或者緊鄰著安裝在牆壁或柱子上的室外設備 (例如WLAN AP、IP攝影機等)。

特性：
•        支援最高1Gbps資料速率
•        保護包括PoE的所有八條線路
•        防水(IP66)
' z9 V- u7 {% J9 s7 z6 M6 P( l% {•        浪湧處理能力：在80/20us 內10kV、5kA接地；100A PoE時 800V
•        符合法規：REACH、RoHS、WEEE、IEC60529級IP66、NEMA 250、4倍水平
•        浪湧符合性：IEC61643-21、GR1089、ITU-T K.45
•        安全認證：UL 497B

tk02561

美高森美推出用於乙太網解決方案的創新高可靠性室外雷擊保護器件
/ [; i  w% z$ C& \8 e! `為在各種室外乙太網設施、室外Wi-Fi AP、室外電網、室外負載點和室外IP攝影機方面的投資提供保護
; ]( e/ {3 L3 l$ ?8 Z
- _. ?. h2 }$ S! [全球領先的電源、安全性、可靠性和性能差異化之半導體解決方案供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC) 宣佈推出支援乙太網供電(PoE)和非乙太網供電(non-PoE)企業設施的全新高可靠性室外額定性能雷擊保護器件PD-OUT/SP11。

美高森美新型PD-OUT/SP11是一款單一埠器件，能夠保護乙太網電纜所有八條線路，同時實現高達10/100/1000mbps的資料串流和高達95W的PoE功率位準。該器件針對室外設備而最佳化，例如安全攝影機和無線LAN存取點 (AP)，並且具有最高10KV的雷擊保護功能。市場研究機構Infonetics預計 2014年室外WLAN AP的出貨量大約可達三十萬個，到2018年將會增長至六十五萬個。
$ P$ F9 p4 {7 W/ Z% i
3 @) o  [! m, e" C2 Z3 M1 {& k美高森美PoE系統產品管理總監Sani Ronen表示：“長久以來，業界對於雷擊危害企業解決方案以及經過認證的室外保護器件的意識一直都很缺乏。附近的雷擊比大多數人所想的更加普遍，而且在一英里之外雷擊所引發的電壓位準即可破壞昂貴的室外企業設備。如果沒有雷擊保護，浪湧可能會沿著乙太網電纜快速移動，並且破壞昂貴的室內網路交換器。PD-OUT/SP11的設計讓它以靈活的解決方案為所有類型的室外乙太網設施、Wi-Fi AP和室外IP攝影機提供最佳保護功能，還可為整合進室外外殼的產品提供經過認證的浪湧保護位準。”

ranica

FPGA工程师
公      司：A famous IC company
9 f# o1 w5 Z. C; i0 w: t9 a. N( ?% _工作地点：上海

职位描述
岗位职责：  
0 A; L; T. E$ g0 f; b2 m# Y1、负责各种FPGA原型平台的搭建、调试与维护  
2、根据项目需求，承担各种IP和SOC芯片的FPGA验证  
9 x0 |" L' o+ M* @% O4 m) o5 A  z3、设计芯片项目的原型平台，协助软件工程师完成底层驱动编写、系统移植等  
% B. `$ Z/ @( C3 O3 g0 M
职位要求
职位要求：  
: K! B$ O' b6 {# ?# T' Q6 p1.大学本科及以上学历，电子、通信、计算机或微电子专业；  
# L; X9 E5 i# ~5 W2.有扎实的数字电路基础，熟悉Verilog等硬件描述语言的编程；  
3.有一定的嵌入式软件开发和板级硬件电路设计基础；  
4.1~2年的FPGA相关工作经验；  
0 m% p5 R, [! {8 \0 }5.具有较强的学习能力、沟通能力和良好的团队合作精神；  
6.有大型SOC芯片的FPGA平台开发者优先考虑。

ranica

Job Title hysical Design Engineer
: C9 `. K6 g( V# Z! WJob Category :IC Digital Design
Post Date: 04/01/2014
Location : Singapore
Job Type : Permanent
2 p6 j7 [4 m( r6 U9 [Job Description:
Looking for Physical Design Engineer (Technical Consultant) in a company offering hands on experience and international exposure.
9 w& C" p' t& f! |. O5 k* \# yResponsibilities:
To take full ownership of the Back-end Design, from netlist to GDS II
7 e) t6 R. L8 s  EAble to handle the process - synthesis, scan insertion, floorplanning, critical path timing analysis
6 [" {" i. S' @0 q3 G: RManage the steps - place & route, equivalence check and STA
Perform the physical verification upto signoff - LVS/ DRC
9 w8 N- R* F' U- VRequirements:
Minimum 3 years experience in a hands on Physical Design role
: k4 T# r" ~5 aHandled full responsibility of STA, floorplanning, CTS and placement
# p; V& K0 l; T0 J- }Well versed in ICC Synopsys/ Encounter/ Calibre
Bachelor in Electronics, Master in Electronics preferred
1 K9 \7 f$ ~8 u5 H1 c2 RDynamic, highly motivated individual with a positive attitude and strong desire to be successful
Singaporeans / PRs only
) S( \" t0 g& t5 day week, Mon to Fri 9:00 AM to 6.00 PM
Fixed salary package - with attractive benefits
Relocation support provided

ranica

Job Title : Senior Physical Design Engineer
Job Category :IC Digital Design
9 u6 |2 @" J2 x+ w7 O1 ELocation : Singapore
Job Type : Permanent
7 F* A1 h5 Q+ E3 aJob Description:
Looking for Physical Design Engineer (Technical Consultant) in a company offering hands on experience and excellent exposure.
% F* b% L$ G9 w$ SResponsibilities:
To take full ownership of the Back-end Design of complex chips, from netlist to GDS II
. q( G2 }3 M1 M& x7 g  R) X1 z, @6 L$ OAble to handle the process - synthesis, scan insertion, floorplanning, critical path timing analysis
6 I: x6 S" D- `9 ]* Q+ w$ }% HManage the steps - place & route, equivalence check and STA
3 V7 N. ]/ Y7 I3 S+ TPerform the physical verification upto signoff - LVS/ DRC
/ {: _1 }  q( H$ mRequirements:
Minimum 6 years experience in a hands on Physical Design role
Handled full responsibility of STA, floorplanning, CTS and placement
. S0 A" @' c6 `8 wWell versed in ICC Synopsys/ Encounter/ Calibre
Bachelor in Electronics, Master in Electronics preferred
Dynamic, highly motivated individual with a positive attitude and strong desire to be successful
Singaporeans / PRs only
5 day week, Mon to Fri 9:00 AM to 6.00 PM
# K* a! d6 X4 N& X) l7 \. V' J( |Fixed salary package - with attractive performance incentive
9 A- ~+ q4 n0 W9 Y) ^Relocation support provided

mister_liu

Northwest Logic提供完備的DSI (主機和周邊) 和 CSI-2 (Tx & Rx)控制器核心，同時完整支援1-4 通道和 8通道 (雙 4 通道)的 MIPI作業。這些核心可與PHY邏輯整合，以執行賽靈思的低成本MIPI介面技術。Northwest Logic公司總裁Brian Daellenbach表示：「賽靈思的低成本MIPI介面方案將可實現全新FPGA MIPI產品。Northwest Logic的 MIPI核心已通過全面硬體認證，現已可提供用戶使用。」

) X7 H1 s7 v/ V' |2 B$ N; ~* HXylon提供多元完備的影音處理IP核心。目前Xylon運用現有的Zynq® All Programmable SoC評估板 (ZC702 & ZC706)來運作賽靈思的FPGA  Mezzanine Card (FMC)，打造一套完整的展示系統，其中採用的賽靈思FMC已建置了低成本MIPI介面方案、Northwest Logic的 CSI-2 和DSI 核心及Xylon自家的核心。這款展示系統運用Xilinx FPGA處理從OmniVision CMOS感測器 (OV16820)引入的即時影音串流，然後將串流從一個支援MIPI的顯示器輸出。Xylon公司執行長Davor Kovacec表示：「這套展示系統說明了，系統設計人員可利用這種介面解決方案和相關的logiBRICKS快速開發各種低成本的FPGA MIPI系統，並提供可靠的效能。」
7 D: ^3 A- B1 u8 @9 y! m% D- x
欲瞭解更多關於全新推出的賽靈思MIPI D-PHY解決方案應用案例 (XAPP894) ，可瀏覽http://www.xilinx.com/support/index.htm網站，並可至http://youtu.be/oq69AQkUWbU 網站觀看賽靈思MIPI展示系統的完整影片。

mister_liu

Xilinx、Northwest Logic和Xylon為影音顯示器與攝像頭提供低成本FPGA MIPI介面
+ t) z. \0 u0 }) k# C8 y
1 G0 g2 d& Q: c4 N, U* |6 F北京2014年9月12日電 /美通社/ -- 美商賽靈思 (Xilinx, Inc.；NASDAQ：XLNX) 與兩家賽靈思聯盟計畫優質廠商成員 Northwest Logic 及 Xylon，共同宣布推出一款賽靈思低價 FPGA MIPI 介面IP，该产品专门為對成本極為敏感的影音顯示器和摄像头進行了最佳化。MIPI 顯示器串列介面 (DSI) 與 攝像頭串列介面 (CSI-2)已成為低成本影音顯示器和攝像頭等眾多嵌入式系統的業界連結標準。賽靈思 FPGA 現可連結影像感測器和支援 CSI-2 和 DSI 標準的 ASSP 元件，用以開發各種支援4K2K及更高解析度的高頻寬應用。賽靈思推出支援MIPI的解決方案，進一步增强了賽靈思 Smarter Vision 的承诺，现已可以實現高階即時分析和逼真的顯示應用。

賽靈思公司廣播與專業視聽事業部門主管Aaron Behman表示：「MIPI DSI 和CSI-2介面是目前連結低成本顯示器、攝像頭、影音應用處理器與Xilinx® 7系列及 Spartan® 6 FPGA元件的主要連結標準。因此，FPGA元件可比以往更多地適用於支援MIPI的產品，尤其是支援4K2K和更高解析度之產品。」

ranica

Aberdeen集團指出，到2020年大約有500億台設備將會連上網，這些設備不僅必須安全，而且還得在DPA防禦方面保持安全。只因一台設備或系統聲稱已滿足高級加密標準(Advance Encryption Standard, AES)的要求，並不一定意味著它是安全的。美高森美的DPA反制解決方案藉著保護儲存在系統中的密匙以避免側面管道攻擊，從而提高系統的整體安全性。

Rambus公司旗下Cryptography Research的首席科學家Paul Kocher表示：“藉由延展此一授權的期限，美高森美和客戶可協助保護在關鍵性工業、通信、網路和國防應用中所用到的大量處理器和FPGA器件，這些器件中仍有許多很容易受到DPA的攻擊。當以側面管道攻擊為中心的安全性問題仍然繼續發生，擴展用於啟動階段FPGA器件和處理器所需的功率分析保護功能是邁向保護整體系統安全的重要一步。”

* B6 H  C' A0 D美高森美因為除了擁有市場上最安全的FPGA器件外，還可提供一款允許安全執行標準加密演算法的軟體產品WhiteboxCRYPTO™，所以讓它擁有一個可提供這種增強性安全啟動解決方案的獨特地位。
8 J* T5 {+ i: K, P$ y5 `
( |. M* w; U3 p9 O( W  u0 [關於差分功率分析攻擊
6 q& ^0 `* b4 z: K
DPA 是一種險惡且功能強大的技術，駭客利用這項技術，通過從外部監測器件操作密匙時所消耗的暫態功率，從電子器件中提取加密密匙等秘密。CRI安全啟動是一項高效的安全措施，確保例如微控制器(MCU)、數位訊號處理器(DSP)、圖形處理器(GPU) 或可程式設計邏輯器件(FPGA)等可程式設計器件在執行鑑別代碼(authentic code)時不會被篡改或改變。

ranica

美高森美與Cryptography Research延展差分功率分析專利授權的使用年限
; f' k9 M7 D  o5 X+ h專利解決方案所提供的抗DPA攻擊能力 大幅提升了關鍵性通信、工業和國防應用的安全性

功率、安全性、可靠度和效能差異化半導體解決方案的領先供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC) 宣佈，Rambus公司旗下的Cryptography Research部門已延展其現有差分功率分析(Differential Power Analysis, DPA)專利授權的使用期限，此一專利授權的延展讓美高森美可繼續使用Cryptography Research具有專利且具有突破性的DPA反制(countermeasure)產品組合，為第三方處理器和FPGA的安全啟動提供業界領先的解決方案。

4 E! H* f; i) N; a4 x) a# r5 g美高森美是目前擁有使用DPA反制專利授權的唯一主要FPGA公司，並已在其SmartFusion®2 SoC FPGA和IGLOO®2 FPGA器件中實施了抗DPA的(DPA-resistant)安全程式設計和啟動協定。美高森美現在可將這些美高森美器件的安全啟動保護能力擴展到同一系統中所使用的其它第三方廠商之MCU、DSP、GPU和FPGA器件中。美高森美現正與主要的客戶在洽談安全啟動解決方案，並提供在美高森美具有標準加密功能的SmartFusion2和IGLOO2 FPGA上運行的解決方案作為參考設計。

美高森美市場行銷和業務營運副總裁Bruce Weyer表示：“防止在啟動和應用代碼中植入持久惡意軟體的重要性，已是前所未見，監視控制與資料擷取(supervisory control and data acquisition, SCADA)系統、路由器和資料通信系統共同管理世界上的工業和通信基礎設施，對它們而言，這些威脅是非常具有災難性的。此外，美國政府和國防承包商正想要通過擴大國外軍火的銷售，以分擔國防系統的成本。這些國防部承包商正在尋求一種保護其先進技術系統安全的方法，以防止反向工程和開發，從而使這些產品能夠安全地出口。而我們的安全啟動解決方案是提供這種保護的重要安全層。”