有關ERC的錯誤問題

dan_chung_89

請問一下當ERC 出現"Gate with no path to labeled net." 錯誤訊息，是哪一方面的錯誤。

bowbow99

代表poly 沒接到東西!
如果是這樣!LVS應該不會過才對！
+ b( E  w( O# r5 u' J0 m+ R
8 y6 ]5 x: N) ]) H如果RD說要放poly當成Dummy來使用！
就請RD來決定要忽略錯誤還是不要放poly當Dummy！

dan_chung_89

HIGHLIGHT出現的地方是在IO上的MOS電容
! U7 g  y; S; \1 c( ?" a8 d% iPMOS的Gate接到VSS
NMOS的Gate接到VDD
但在MACRO電路上所使用的MOS電容卻不在這ERROR裡
不明白差異點為何，謝謝。

l690527

都有接上
那看看 是不是  command  file
ERC  check  的 power ground  沒給
還是定義上的問題
" B5 B  A1 K- a/ @, m, A沒碰過  等高手~

bbok7979

M1         2         VINP         1         1         1
M2          3         VINN         1         1        
9 z- c  A% n( G. }M11         1        VBIAS1        AVDD        AVDD       
5 Y, y* C; o$ i                   .
8 \2 n$ R* ~: X  U8 L) d                   .
                   .
                   .
3 H0 P+ |# K1 K                   .
M7        VOUTN        VBIAS2        4        4       
8 n: v7 K  p, R4 A9 {) aM8        VOUTP        VBIAS2        5        5       
! E1 S4 V$ B5 _M9        4        VBIAS1        AVDD        AVDD       
1 O2 C4 j$ Q% R/ QM10        5        VBIAS1        AVDD        AVDD       

電位始終都錯在 M1 M2 M7 M8 這些cell = =?
+ F+ D' c" @" U2 Z' _* x: T, g4 C7 c麻煩大大指點迷津

GGUANG

ERC  check  定義上的問題

blackcorrupt

給五樓 LVS command file 搜尋 VARIABLE POWERVAR 在後面宣告你有錯誤的電位即可