請問使用VerilogXL撰寫程式應注意哪些細節?

kennetharies

各位板上前輩你們好
% i1 ^& g. z$ q& H& s4 `
9 u( W, R! c, d* @' L4 O2 |& H小弟最近使用Verilog XL來撰寫程式~
因在工作站(UNIX系統)上對於一些指令不太熟悉
故小弟先使用Quartus II 先寫出Verilog大概的描述
寫完後再傳上工作站模擬
' g; Z7 W0 j( r0 s小弟寫的code在Quartus II上compile沒error
9 p( W$ }# R( J- T4 v6 z( d到工作站上compile也沒有問題
但在合成的階段使用Design Compiler(Design_Vision)讀code.v時
卻出現一些Error，故小弟來此詢問各位前輩
在撰寫描述語言之前，應該先如何規劃
確保自己寫出的code在合成的階段較不會出錯呢？
0 U8 Q7 l2 y  v& ~
( M1 V0 D) v- r, J小弟目前寫的程式是一個4-bit 二補數乘法器
最後要使用Astro來做Physical Design
我想先寫個雛形架構，未來再拓展到更高位元
7 P; `- f$ ^, K) J3 Y還需要做pipeline，只是在寫4-bit時就發現很多在Quartus II可以compile
8 h% R" p' V0 U! c0 O+ \跑模擬波形都可以出來
' \8 e2 x' b+ F2 y  W但一傳到工作站卻一大堆問題要解決
* c# o9 ^- U" M, x
煩請各位高手、前輩給小弟一些指點
謝謝Orz