請教一個LVS的問題

langrange

calibre做過LVS之後
: X1 x# a) F8 @7 P6 b3 Z5 z: Z3 D1 S顯示Error：Connectivity errors
8 b3 o3 ^  t+ t+ ~" M3 R而後在DETAILED INSTANCE CONNECTIONS中有如下信息：
M0（4.600，2.200） MN（NMOS_5P0）                           XI0/MMN1 MN（NMOS_5P0）
              g:5                                                                                   g:XI0/net17
                     s:5                                                                                   s:XI0/net17
3 v5 M$ e7 ^; \( S4 @4 H6 w                     d:VSSA                                                                             **VSSA**
                     b:VSSA                                                                             **VSSA**
) O! b% n& R" S6 m0 r! @                   **VSSA**                                                                          s:BIAS
                   **VSSA**                                                                          b:BIAS
開始我覺得是MOS管的pin連接錯了
後來看了layout和source的netlist，裏面是這麼寫的
! r7 Y9 S% O1 r6 q! alayout中：M0 VSSA 5 5 VSSA
source中：MMN1 net17 net17 VSSA VSSA
在兩個netlist中，這兩個管子都和BIAS無關，但爲什麽上面會顯示MMN1的d和b接到了BIAS上？
& T; P/ Q& w, ^$ V我的錯誤在哪裡？請各位指點，多謝了。

o_alice

感覺M0的source 接錯了.
Netlist  中: drain  gate  source sub
$ n: u7 ?4 a0 J0 X9 @( p. t8 \                          Net17  net17 vssa   vssa
Drain 與gate 接一起
但是layout中把 gate 與 source  接在一起了.

langrange

問題已經找到了，還是自己太粗心，在symbol的連接中有跟線連錯了