有關於spectre(沒有其他的tool)上用verilog-a作reliability simulation

babula

請問板上大大，
小弟現在想要用利用verilog-a module,
把 model card 的 某些 參數作 time dependence的變化，
在跑暫態分析時，希望在跑的同時可以因此看到 參數隨時間變化 ,對電路output的影響。
9 K; l3 q$ ^( s+ z算是作reliability simulation。
$ \# x' a0 p/ ?& Y' h; L可是小弟自己試了一下，用verilog module去refer to builded-in device model
; L, w* k  s, \3 [在跑暫態分析開始前就會把model參數讀入，然後就跑到分析結束，似乎沒辦法讓它在
  q4 I. a* ?8 J0 |中間有變化。至於直接用behavior 的方式，由於equation的參數太多了，變成我要
把model card的參數一個個直接key in ， 也沒法完全和內建的model一樣所以就先不
- X# t+ K0 t, A& M: i5 h$ y  `7 i考慮。不知道板上大大有沒有idea，謝謝

_Ryu

要是我的話，我會試一下用clock信號來觸發。
9 o0 s" z* w! X8 n& `( [例如，對clock計數，同時改變參數。不過這不是連續的。

chungming

嗨  大大您好
& x: g8 L( q" r  X您的想法非常有趣哩
我在模擬電路也常遇到這種狀況
希望參數可以隨著溫度變動且做tran的simulation
不過一直想不出來該怎麼做

6 L% ^( M! y" U( a1 I就我所知spectre或是spice要做tran分析時
spice會將元件以"大信號模型model"取代
這時model card的參數會被帶入到此模型中
然後依此模型做時域的分析
那想當然此模型一旦被決定後即無法再以另一模型取代
想想看如果突然改變一參數帶入  則model將不連續
& w- ?9 J$ X2 d1 @不連續將造成transcient不收斂
亦會無法得到結果

9 |% F3 d3 X( K+ E6 u( _這是我的猜想啦...........
我也是一直想知道有沒有其他方法可以做到
. H4 ]0 z8 _( ^  s& p. c* \verilog a 我用過但是不熟........
6 o9 U4 @5 C5 W; U- ?; d6 L溫度隨時間變化在業界其實常常都會碰到(甚至可說相當重要)
. m; P' e+ t% R要是可以輕易達到
6 h$ O& c& q' N0 f6 s! c" o$ G* h9 k1 ]我想spectre和spice沒有理由不去做
應該有它困難的地方吧~!