Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 2460|回復: 1
打印 上一主題 下一主題

力成科技與IBM簽訂「超密腳距覆晶技術」顧問合約

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-1-21 12:44:58 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
2008/1/15-力成科技股份有限公司宣佈與IBM合作,就超密腳距覆晶技術(Ultra Fine-Pitch Flip Chip Technology)簽訂顧問合約。近來覆晶技術應用於數位電子消費產品上愈來愈普遍,包括手機、數位相機以及各種小尺寸電子產品。為因應產品日趨袖珍化與功能多元化的市場需求,力成科技致力於開發高整合度的覆晶封裝解決方案,以更優異的速度、電性、內部結構與空間節省等優點,提供客戶更具競爭力與高效能的產品。依據雙方提出的規劃,力成科技將引進金柱凸點(gold stud bump)技術興建量產線,並於2008年啟用。- V; [/ ]: L9 k. I

% {; r" I8 D) v8 l 傳統封裝技術中,晶片(die)需藉由打線才得以連接承座(carrier)。覆晶技術則無須使用任何打線,而是將晶片直接連接於相關的外部線路上,這種安裝也稱作「可控制坍塌晶片連接(Controlled Collapse Chip Connection或C4)」技術;然後以封裝承座(可為基底subtrate或引線框leadframe)作為晶片與外部線路之間的連結。覆晶封裝的晶片(die)與承座(carrier)之間的導通是透過直接位於晶片表面的導電「凸柱」來連接;最後將裝有凸柱的晶片翻過來,晶面朝下地直接承載在承座上。
3 k6 W2 }& C9 f- g
0 p4 W: V+ q' a' i% U 為支援新增的應用程式,工程師必須在有限空間內有效地整合系統的先進功能與特性。今年力成科技將積極開發輕薄短小裝置,首先從記憶體半導體裝置的封裝與測試著手。覆晶技術為WLP (晶圓級封裝)、多接腳SoC (系統級晶片)、高頻操作裝置,以及以凸柱對凸柱連接的終極袖珍CSP (晶片尺寸封裝)之關鍵技術。顧問作業將以應用於薄片型(fine pad pitch)裝置的超密腳距覆晶技術為重點;力成科技將取得IBM的技術支援,包括封裝設計、高頻電氣性能模擬、處理參數最佳化,以及故障分析方法等。該項顧問服務為期約7個月。
7 I! u- z: D8 Y# _( a; \5 s0 U7 Y* [: k
 力成科技技術總監Ronald Takao Iwata指出:「我們讚賞IBM在半導體封裝技術上的成就,並對其將協助PTI生產覆晶封裝的顧問服務深具信心。」
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-1-21 20:44:24 | 只看該作者

回復 1# 的帖子

很好的封裝技術就等於是提供了很小的等效電感
5 ~% c4 c" k2 k  A& @這樣子設計者不管是內部的電路或是外部的IO介面都可以在更穩定的電壓下操作
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 07:22 AM , Processed in 0.141008 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表