|
2#
樓主 |
發表於 2007-8-4 11:34:21
|
只看該作者
研發SoC 核心CPU技術該挑軟?選硬?(下)
研發SoC 核心CPU技術該挑軟?選硬?(下)
% u" Y- B- o/ B, J4 [8 I如何評估、選擇IP產品及供應商 5 G* k$ P( y# _, Z" a
. Z$ t0 J- x; U$ U
評估IP廠商提供的附加材料( _( C4 n; e* N, _. j
$ \. T% P8 h3 ~7 o6 Y, q 高競爭力的IP軟核不僅只是一套Verilog或VHDL程式碼。同樣的,完善的硬核也不僅只是一套電路配線資料庫。現今的IP核心包含一整套的技術文件及技術支援副物,讓SoC研發團隊能將IP核心整合至設計方案中。這些附加材料就是要儘可能簡化IP整合至各個研發流程的作業。
0 v% E& g+ {" ?7 g
2 j: a9 g( A6 x w ■技術文件
R T8 L. q0 e5 b9 a2 P! [5 Z7 ^" K
明確的技術文件是大多數技術產品必要的先決條件。然而,各種人士對於IP核心文件的需求差異相當大,且需要的文件數量也相當多,讓業者在提供IP核心文件時面臨極大的挑戰。$ }2 [, L. L7 }' Z' X4 v0 O) S; J
: l& h6 Z7 c: L) X2 @ 每種研發作業都有不同的文件需求。例如,軟體研發人員需要瞭解硬體的撰寫特性,但可能不必瞭解硬體如何建置。因此,妥善整合的文件讓軟體研發業者能輕易找到所需的資訊,而不必逐一閱讀本身不需要的資料。
5 _. T; V: Y! v3 V: q
7 Y& U$ n* G% D0 l* n( K 最後,若SoC團隊須為其SoC撰寫技術文件,則可能需重複使用到部份的IP核心文件,IP供應商應提供可編輯的文件原始檔案,並授與客戶節錄核心文件的權限。, A3 l: R# ~, ?) j: L
. L# u$ x' E+ ]( |: H
■介面檢查器7 l/ b) k9 ]# K
% f* _6 B% q& N SoC團隊需做邏輯設計來與各種IP核心的訊號與通訊協定建立介面,為判斷設計是否正確,IP供應商可提供介面檢查模組,檢驗所有介面訊號與通訊協定是否正常運作。其流程可能僅是單純的確認靜態訊號沒有被改變,或是複雜到檢驗多重週期的匯流排通訊協定是否正常運作。4 X' U9 H( u/ o: M8 g% L# e# o
# \8 S! p# t7 D$ `: `2 s 由自動檢驗特定種類介面的運作是否正確,這些檢查器能大幅節省SoC設計所耗的人力與時間。若發生錯誤的運轉動作時,檢查器應指出錯誤狀況,讓SoC設計師能輕易找到有問題的邏輯並排除故障狀況。
) t; ~7 w" W- ^3 V9 f2 X" F8 S/ H/ M% Z- r4 i8 Y1 O6 C6 F
介面檢查器並不存在於實際的硬體中,可是必須在SoC研發環境中正確運作,也必須能輕易整合至功能模擬的流程中。
) ]% y6 z1 ?' s' M) Y* r8 Y
5 K: c6 W" R' y7 k# E ■介面規範的列表(Protocol Tabulators)) [3 E3 b8 U) K/ \
) r; Y4 H, ?- B IP供應商可提供協助簡化介面檢驗的另一類資源就是protocol tabulator。這種模組能監視介面交易以及監看各種特殊運轉狀況。protocol tabulator能記錄所有交易類型,並回報尚未遭遇的特殊運轉狀況。IP供應商須提供一份各類特殊運轉狀況清單,以達成介面完整檢驗。" X) T/ ~4 i/ d( X, ^8 R/ t
5 n( h5 ~. ~7 ^1 o0 K2 ]& F 在研發階段,protocol tabulator能協助SoC團隊判斷那些特殊運轉狀況尚未進行檢驗。當研發完成後,它亦能讓SoC團隊確認已執行所有必要的特殊運轉狀況。由於IP供應商最能掌握核心介面的技術,故其特殊運轉狀況的清單會遠比SoC團隊自行擬定的還要詳盡。
$ R, ~ d- R7 b9 y" d; G
, b5 w7 c( b3 S ■RAM檢查器
4 G) \, j% k* Y" X: y* Z) z) B9 G
& q0 b" A% j5 v 若SoC團隊須編譯與整合IP核心中的RAM記憶體,過程中可能會造成某些錯誤(bug)。要找出深層嵌入的RAM所衍生的錯誤,對SoC團隊而言極為困難,因為這些問題通常需要涉及內部核心模組的訊號追蹤,而RAM檢查器就能大幅減輕此類除錯的負擔。透過迅速偵測RAM模組介面上的錯誤,SoC團隊能避免進入IP核心的內部進行除錯,並快速解決RAM內部的問題(SoC團隊應當擁有正確無誤的運作模式可供使用,以避免針對整個IP核心進行除錯。) P6 s- H7 V. A
& {3 v; k- @8 v2 T% O$ i" z ■高速模擬的模型* ?- T& {% r8 z' h( h+ D+ v
, {. e, D+ g8 P" O 對於SoC研發業者而言,運用大型IP核心中的RTL模擬整套SoC,其速度可能相當緩慢。若IP供應商能提供一套核心的快速功能模組,且能精準模擬運作時脈,則用戶將可享受更快的模擬速度、更快的除錯作業、以及使用較少份的模擬方案授權。即使是時脈不精準的模組,亦足以協助業者進行大多數的SoC研發與除錯工作。只要模組能在最後一回達到精準的時脈,快速功能模擬模組就有助於研發工作的推展。8 o- J: w, R" n0 q
* a( d8 |3 s4 ~$ S ■EDA工具支援& a! x; n) T ^0 d
+ q' w8 i; F( N 另一項評斷核心品質優劣的標準就是EDA支援工具的廣度。由於不同研發團隊需要運用不同的工具,現今各種高階核心通常會支援各種不同的EDA工具。0 U& q4 p; e* s" v+ x
7 U2 y C$ G" U 舉例來說,即使IP核心是使用Verilog語言來設計,對於使用VHDL語言及EDA工具與技術的顧客而言,他們需要支援VHDL的方案。若核心僅提供Verilog的支援,則SoC團隊須進行繁瑣且容易出錯的轉譯過程才能使用該套核心。/ S( {/ R! D( B) _
1 `% P, U% E, w/ [$ a& v0 I! I% j: L+ x
此外,IP供應商應提供不同格式的支援。不同的EDA工具可能有不同的建置規格。在上面的範例中,IP供應商不僅應為Verilog方案顧客提供Verilog RTL文件,且此文件須是針對顧客用的Verilog模擬器。否則,因模擬器的執行狀況可能與IP供應商自己測試時有所差異,顧客可能須針對Verilog模擬器衍生的問題進行除錯。
2 Z! e' m- h7 C1 ^! ]; B, Y! G' e
5 {0 [6 i5 A9 m, @* O 這種觀念幾乎可應用在所有的IP。對於硬核而言,這種觀念亦適用於建置階段。硬核提供的格式亦須是SoC團隊後端工具所能接受的格式。IP供應商須針對使用到的後端工具提供支援。2 n- D i# J7 A" V
6 O( w4 C4 l+ ~* ^5 G. C" G( @
■EDA Scripts指令檔範例7 ]" I6 ^! Q) k% a4 I0 e" z
- t) E3 p! H/ S% j 為協助顧客立即開始啟動各種研發作業,IP供應商應針對所支援的EDA工具提供範例指令檔(script)。IP供應商可透過這種途徑讓SoC團隊有效率地運用IP核心進行研發。指令檔可以僅是makefiles的格式,然後編譯成功能模擬器。也可以是一套複雜的指令檔,用來自動執行各種功能的重新驗證。不論是那個種類,範例指令檔幾乎永遠都是SoC研發業者最有用的工具。
' s8 }, p; M" `0 K! Y! Z2 \% `4 l( L$ r; z% ^- k+ ] ~$ I R
對於軟核而言,合成指令範例幾乎是必要的。它們至少應包含置於最頂層的限制宣告、不符條件的false-paths、以及multi-cycle paths。可能的話,範例亦應包含種業界標準的合成技術。當然,範例指令檔若愈簡化,SoC研發業者就愈容易瞭解、修改、以及整合至其合成步驟中。
& L& K+ y8 r% s; `2 M" c
' q2 s" J8 H: X ■功能核心檢驗
# a7 a' ?# }- O5 J8 O2 f0 A7 D# E. J3 C# T2 P# o7 y1 F
雖然SoC研發業者不會變更IP軟核中的RTL設計內容,然而在正常的晶片開發流程中的確會變更部份的功能。變更設計功能的例子包括插入掃瞄鏈(scan-chain)、時脈緩衝、以及RAM BIST。SoC團隊須能檢驗這些變更沒有影響核心的正常運作。
2 T% {" G7 k) v$ ^# X( P5 z8 }) M; P/ g
欲驗證新設計變更沒有影響到原來的設計,其中一種方法就是IP供應商提供一個能用來驗證核心是否正常運作的環境與測試方案。不幸的是,對於許多核心而言,完整的測試方案本身過於龐大,不適合作為IP核心的附加方案。因此,大多數IP供應商選擇提供部份的檢驗方案,能用來檢驗核心是否正常運作。大多數的情況下,這類子集合方案已足以用來偵測在變更後所可能衍生的任何錯誤。
8 \2 b" F; U- O0 @( v5 \& o
# r: ^4 \; E/ y6 n9 p! W 然而,用正規驗證工具(formal verification tool)在確保運作正常的檢驗流程會更加完整。此種工具用數學方法來證明新的設計方案與原有的核心功能相同。支援正規驗證工具讓SoC團隊不須重新執行上述的邏輯閘層級檢驗作業。
% V* D4 X6 n( e9 h. |
! p; L2 a5 V: }+ o ■軟體協同開發的工具7 m$ k8 P: V# L5 v4 v0 @; b, |
) ?0 C/ ^4 g5 ^, i& D+ j, F$ N( j
針對新系統的軟體開發標準流程是先製造硬體樣本,然後再開發軟體於此一硬體上執行。在許多狀況下,這種流程會延長產品上市時程,因此軟體研發通常與硬體研發同時進行。5 k' S( U8 k1 K1 k0 O( U( K. I
6 ~9 H8 k/ F" |. w
研發軟體比開發硬體更需要快速的系統模擬機制。因此,IP供應商須提供極快速的IP核心功能模型。這種模型方案能提供充裕的效能以滿足低階軔體的研發需求。( n+ C% F, Q& O! f7 g* y9 \/ ^
[' k- @0 H1 J( J) W7 O, j+ e1 s
面對更快的模擬速度需求,業者有時會運用硬體邏輯模擬器,其執行速度超過純軟體模擬系統(雖然它們的速度仍比真正的硬體慢2到3級)。但眾所皆知,這些硬體模擬器很難使用,且需要進行特殊的合成。對於計畫同步研發硬體與軟體的SoC團隊而言,這方面的技術支援是IP核心的一項必備條件。
) s# q/ J( V: d1 y0 \# a {& Q2 [% c( F
如何評鑑IP供應商, m- ~8 d) B" ~; B
+ y+ j( T6 p3 ?2 e
市場上有許多供應IP核心的廠商。有些是剛成立的小型設計公司,有些是歷史悠久的大型公司,將IP核心視為另一種為顧客提供設計方案的新模式。不幸的是,公司的規模並不是IP核心品質的指標。SoC研發業者應瞭解供應商對IP核心產品的投入程度。1 D; l2 x: }8 h& }
7 G2 N3 v+ I1 {
■是否設計成能夠重複使用?) V( E2 l' I3 ?: f5 R/ M
0 p1 ^9 x$ D0 M
例如,本身不是專門開發IP方案的供應商,其IP核心產品可能只是將原有的設計方案重新包裝而成。全心投入開發高品質核心的廠商,在從頭開始研發時就會考量重複使用的能力。本節將詳細介紹能重複使用的設計方案具有那些特徵。
v! D! P2 D5 ?+ i0 }4 Y/ A
' d( z3 u/ h' e6 B 首先需特別留意那些原始程式碼是否原本用於完全客製化的硬核,這些設計方案最初並未納入合成的考量,故比原本設計用來能夠合成的方案遜色。在開發硬核時,可根據已知的建置型態進行最佳化設計。然而,在軟核部份因尚未建置,故可能不適合採取這種方法,因為如此可能造成無法運作或次佳的建置。
; @: Q, d) }# P3 D* b p
& T" l$ ^/ w- m, ]' B4 g0 t8 l# T 另一項軟核的重點就是各種被登錄(registered)的介面訊號,透過將I/O存入暫存器,SoC團隊就不必擔心IP核心內部邏輯的時序限制。此外,這種作法能輕易的預測時序,並讓SoC研發業者獲得完善的時序限制環境。以上所有效益都讓SoC的研發更為容易。- y6 ~6 v; k( N" R( t, x& @- B
- K" V0 m! W) t" F* H `
一套從頭開始研發且設計成能重複使用的軟核,本身擁有更多可設定的選項,且在建置上有更高的彈性。這類方案亦有考量須支援多重研發環境。一個設計方案若在設計時沒有納入重複使用的考量因素,就可能較缺乏功能與建置上的彈性。- q' K0 c; M/ e) o* }
7 O/ Y9 m- T; H; C
■完整系列產品, S2 r! k2 k# ~9 R4 B2 ~7 q! `
4 T3 t( B. S9 [- n' @ 理想IP供應商的另一項特徵就是完整的IP核心系列方案。若您選擇軟核,請確認該公司是否提供完整的軟核方案,以支援未來產品的改良需求。若您選擇硬核,須應確認廠商是否支援所有您正使用的製程技術。/ E$ W8 _9 U+ u1 \9 F C
8 p/ t( P$ T5 g4 N
此外,您應確認IP供應商對於未來IP核心有明確的研發方向。廠商是否計畫擴充其軟核方案?廠商對於硬核移植至新世代的製程有何規畫?$ G9 r# n9 Y) z5 _6 ~
* T1 p3 d9 y1 p( y& T$ O
■維護與支援
6 H. i. S* ^! h6 _2 K7 B ^' _ x- O% j9 P& I. r) L {: k
IP核心亦須注重產品維護與支援的品質。尤其須注意沒有提供專屬支援服務的新公司。即使是歷史較久的企業,亦須投入專屬的資源來支援維護IP核心的機構。以下是檢驗項目的清單:
2 m' c3 ^6 [8 p
: w0 U* t" E# ~) Z ◆廠商是否有明文記載的說明,指引顧客如何獲得專人答覆所面臨的問題( K. G+ b- c6 t5 A5 m! L0 Q# t
3 O% [. B! c6 b/ n+ d
◆SoC團隊技術支援的收費模式?(您是否有無法獲得支援的危機?)
2 t2 ~6 D/ u% N, w8 t4 t% y2 Q
: N H& Y5 p3 V% W ◆廠商是否坦承透露其設計方案中的錯誤(bug)
( u6 i, v/ U6 C
! j- t, M/ X: p0 j$ M ◆廠商發佈新修正方案的頻率
, P! ?" r: n$ p1 B; s( U3 e4 v: y! O6 n
◆IP供應商是否會發表維護版本方案,針對IP核心或其支援方案增加新的功能(例如像支援更多的EDA工具)?
" e5 {. A8 F; Q) H+ N( }
1 x% ?$ H* d8 r" q! G ◆當提出支援要求時,廠商會如何回應1 O3 h }1 }$ e; L- F, m
0 t3 n" ]) }$ s# j3 x2 C w ◆支援是否過於遲緩,問題是否會因而愈來愈嚴重
2 h& V& S$ Z* G0 j$ s( D1 Y2 j* z7 i! e, a! A
◆第一線的支援人員是否有充份的專業知識! `0 Y" F; ^$ h1 G7 A
$ J6 F" a3 ]6 b- ?: ]- j5 a& h0 h& p
在許多案例中,支援的品質並未被列為IP核心的採購決策依據。然而,當設計團隊急需協助時,不完善的支援就會成為嚴重的問題。最高品質的支援是專案成功的必要因素。# c5 ?/ `% l% p7 R7 \7 I; J) S
/ n4 b X0 ]2 R! P 結論) Z& C' ?, R- ]3 g9 j; Z
p( E ?: ^0 v
IP核心設計是一個全新的領域。許多廠商積極搶攻這個迅速成長的市場。SoC設計業者須小心評估設計方案以及IP供應商,避免落入任何新技術經常遭遇到的陷阱。
5 r/ N# s+ C; i$ h: D. E, @: E& o0 T# T8 C# o @( V' K4 H2 O' |* i
對於少數正好能符合硬核設計目標的設計而言,運用最佳化的硬核是不錯的選擇。但對於大多數的設計而言,具有高彈性的軟核會是最佳的選擇。
4 V% S; B4 `% f' `* C0 r- S; v2 O8 Q, \ k6 D, L5 S
◆應用最佳化" W/ U. P7 H, ? d$ c
. o( T, I6 T) e* f( ^" d7 r ◆自行調整編譯時間. d2 G6 P9 k( b: M0 K) M
1 v; }4 h' f4 s! v E3 R ◆技術的獨立性
. R# y5 T* u2 Z; B
! F6 N! A3 N A# i: l3 J3 L8 O ◆能輕易整合至SoC環境
5 K. K, y& e; I& o, ?7 O4 K" e5 ` L/ j1 j* D
技術文件與技術支援不足的IP核心,亦很難整合至SoC的開發流程中。因此,業者須注意評估IP核心的技術文件與技術支援,確認是否有支援所需的EDA工具以及所有SoC的研發流程。8 r( E/ S$ M6 @6 X. z
" D' m. x2 h5 V3 T/ d* L: D$ \ 選擇IP供應商與選擇IP核心一樣重要。專注於開發IP核心是IP供應商的必要條件。此外,SoC團隊須確認未來IP供應商是否能為其產品提供支援以及繼續推出新產品。
' L( u0 s3 F- y. L3 s% {! Y% S' m3 l& T/ q! ?1 V% T. `/ R
現今的SoC研發業者面臨許多挑戰。運用知名廠商提供的高品質IP核心,讓客戶能輕易克服這些挑戰。; t9 g9 x& ?' ^' E
1 ?3 E; p, }# U8 r& {
(本文由MIPS Technologies, Inc.提供)資料來源 : digitimes |
|