VHDL程式計數器懇請高手幫助！

ysjkomo

各位高手安安∼
想請問一下
4 G1 t  V- i) @& S( I目前小弟要做一個ＶＨＤＬ程式
+ m6 j# @; `  F6 b動作是∼０∼９在７段顯示器顯示出來
9 X: X3 [+ c8 {: r' Z6 V- s剛開始數字顯示在９並有１顆ＬＥＤ燈會亮∼
0 l9 M  W+ |( \. E! h之後∼再按下ＳＷ１。數字會變成８，再按一次變成７，依序遞減到０（９變８時ＬＥＤ燈會熄滅）
然後再按下ＳＷ２數字由０變成１依序遞增上去至９，到９時ＬＥＤ燈號會亮起。
& |: E( J$ r8 S5 y! Y請各位高手大大可以交交小弟阿∼∼ 小弟已經認真學習了∼但真的苦手
3 t; P* d$ N$ o7 ]# s0 A% v７段顯示器是共陰

mclaren_18

vhdl  的書本 及 網頁 都可以找到類似的......
只要自己參考一下  做個變化 應該就可以達到你的要求....
$ Q) ^5 E$ U: p6 d6 @題目不難 ...   用心就OK!!
# |/ ^* R2 b0 h2 Z9 S: ?4 L) J: W7 {
加油

tommywgt

隨便寫一寫沒檢查語法
前面的部分請自己加入宣告
7 \+ ]$ f% ~0 G基本上這個code應該會動，如有小細節有問題自己改一下好了
另外這個code假設開關沒有彈跳且電路有額外提供一個clock source
* ~$ ]2 K8 E+ `) L% v
. |: q, C. ?' B- Oconstant dig_0 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
5 \4 y+ K5 ~9 t+ Q/ [constant dig_1 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
0 G' P% V  f4 T5 V4 H  q, M5 jconstant dig_2 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_3 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_4 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
% M( R3 S4 z' {4 u6 A4 ]9 Zconstant dig_5 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
& Q7 d- g, F; ?1 N. z& R& vconstant dig_6 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_7 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_8 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_9 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
signal cnt : std_logic_vector(3 downto 0);
signal sw1D, sw1Q : std_logic;
% x* H1 {" d( Z! }. ]; p' ]signal sw2D, sw2Q : std_logic;
begin

process(rst, clk, sw1)
begin
    if clk'event and clk='1' then
/ ^, V) P9 [2 t0 c) I6 Z        if rst='1' then
            sw1D <= '0';
! ~$ l4 N. X- t4 M/ [  h            sw1Q <= '0';
        else
$ d& M6 e6 ^9 O            sw1D <= sw1;
            sw1Q <= not sw1D and sw1;
, ~' B$ Z) a2 T        end if;
  y0 a. H- A$ g. p  X    end if;
end process;

process(rst, clk, sw2)
begin
    if clk'event and clk='1' then
! Z/ f* s1 G/ M        if rst='1' then
8 U' B: |3 ^9 A9 c            sw2D <= '0';
  Y" i; L4 p) ~9 v8 R" X1 `0 ^& w            sw2Q <= '0';
        else
7 ^5 O' W7 a9 s- Q  w, Y1 ^            sw2D <= sw2;
, e# K/ ]# @# [1 x& p0 w) z" ?+ V            sw2Q <= not sw2D and sw2;
3 H+ i) Z9 x  v# f  J        end if;
: \: E& ]8 _! I) p( |! ~    end if;
, }$ k% U  M% i$ w! ^" Pend process;

# q- A  }: C  k+ r0 i6 zprocess(rst, clk, sw1Q, sw2Q)
begin
    if clk'event and clk='1' then
$ K, r, {8 {0 ~9 S5 i, @        if rst='1' then
" {. r( p: e" Q- _- L. Z- J) w7 J: ]            cnt <= "1001";             --initialize to 9 when reset
% Y! u* u  p& q2 m# k! ?: Z        else
9 p6 ^: w4 [* F& l2 f5 E2 g# T2 Q1 C            if sw1Q='1' then
& Q( q% {# u3 v/ w& p/ m: w                if cnt/="0000" then cnt <= cnt - '1';  --下數時下限為０
            elsif sw2Q='1' then
' I2 T" k. K; j  ~8 \: x2 z) n                if cnt /="1001" then cnt <= cnt + '1';  --上數時上限為９
            end if;
        end if;
8 F4 B! C$ u0 |# r9 K) A1 v    end if;
; ~* Y  J# p4 {9 S8 i3 rend process;

" K7 k+ m& D$ v' `# f; E' Y3 Tled <= '1' when cnt="1001" else '0';
with cnt select led_dig <=
( r5 M; S- ^4 P7 g" m& g. Z    dig_0 when "0000",
& p: |- L5 t) M' `    dig_1 when "0001",
    dig_2 when "0010",
, b' S* |4 k. x' z3 B7 c3 N    dig_3 when "0011",
    dig_4 when "0100",
    dig_5 when "0101",
5 s) t, \. b6 t8 W    dig_6 when "0110",
! o- Z4 I  v5 z9 B    dig_7 when "0111",
    dig_8 when "1000",
    dig_9 when others;

end behavior;

tommywgt

在我的電腦看那個
＜＝
會變成　
. e& X% l" Q# q  ?% i  e- Z8 T＆Ｉｔ；＝
6 L# ^" y. E% k0 C! L也，好怪，有人看到不一樣的嗎？