|
5#
樓主 |
發表於 2007-5-2 13:16:50
|
只看該作者
感謝大大回應我的問題
% F( z+ T- y t1 E
1 ^- k# x3 X% C7 N: Y3 gxc2v6000確實是 Core Module 和 Logic Module 分開的,而jumper確實也有調整了. b- A. T4 F4 W
: h# M4 @( Y6 O9 F4 u8 H
所以說依照大大所說,ㄧ開始我有一個.v檔,經過一連串的compiler,synthesis,implementation之後所產生的bit檔...並不能夠直接燒錄到FPGA中?還要再另外多做一個動作(寫.brd檔)才能完成燒錄,是這樣子嗎?
5 Z% Q, C2 _ t! t0 D
6 g% A' `2 _: v5 c/ c+ v還有一個問題就是說,還是我ㄧ開始板子設定就錯誤xc2v6000<---沒看到這個型號! r, L' X. @, P1 `2 B- Q5 e
: i1 L- k1 v. L: Y! }所以我選 family: virtex2p
g" Z/ U$ s4 N0 f7 }$ l7 L& r device: xc2vp4
( x- @& N6 H+ _+ R) C( L package: fg672<----這個不知道幹麻的..亂選
Z' F, e6 C: G" m' D+ a2 X1 r0 c6 y7 f* m' R1 A+ C
還是我其實一開始就設錯了,所以造成一連串的錯誤7 e: G* S/ Y' K' J3 o# g
4 w( g$ |# z2 D希望大大能夠幫我解決問題..感謝感謝
: c. G: `' G- h, c* B% W6 u! O1 i( j2 ^: ~: S. c) M' @0 A5 \
本人現在還是在學學生,所問的問題皆是上課同學接下來的LAB,所以懇請各位大大幫忙 |
|