|
6#
樓主 |
發表於 2008-11-24 14:50:37
|
只看該作者
思渤科技電路設計驗證校園研討會 12月登場
美國Aldec公司的 Active-HDL 設計驗證軟體,是目前全球市場上擁有最佳效能的FPGA設計驗證工具。Active-HDL支援 VHDL、Verilog、 System Verilog、SystemC以及 EDIF 等從設計入門至硬體實現之完整流程,不但方便使用、功能擴充性強,也使IC設計者更能有效的使用記憶體。
3 _* y$ b0 q1 M# ?" }
" C4 f9 h1 H1 l2 l( S為了讓全國各電機電子相關系所師生皆能親身體驗 Active-HDL 驗證方案的完整功能,代理商思渤科技於12 月在北中南(12/3交大計中、12/5台大計中、12/12成大計中)舉辦三場—運用 Active-HDL 進行電路設計驗證實機操作研討會。
2 t/ B, f$ w; h4 Q) m& j; t, L) a) w, ?6 P
會中將詳細介紹 Active-HDL設計環境,功能及相關產品特色,使您增加除錯及數值分析的能力。活動完全免費,並提供每人上機實作的機會。全程參加者更可獲贈原廠發行試用版光碟,詳細活動內容,請上思渤科技網站查詢。 |
|