關於Layout 錯誤的問題

saicloud

請教各位大大:
小弟把PMOS的B和S接在一起，做LVS比對的時候結果出現錯誤~
& V) e& W% j# F- G有什麼方法可以解決這個錯誤嗎?
以下是錯誤的內容:
                         DETAILED INSTANCE CONNECTIONS
. R0 y) e. r# A& t  X4 }# e
       LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************

          (This section contains detailed information about connections of
+ f+ q* L( H" {" x  a           matched instances that are involved in net discrepancies).

--------------------------------------------------------------------------------------------------------------
% U, J& H9 N: P7 A' c( T) L
       X75/X510/M0(27.557,70.742)  MP(P)                         MM3  MP(P)
         g: X75/8                                                  g: net20
         s: GND                                                    d: GND
         d: VOUT1                                                  s: VOUT1
( U; _9 t' o6 e  g. M         b: VDD                                                    ** VDD **
         ** VOUT1 **                                               b: VOUT1

--------------------------------------------------------------------------------------------------------------
* J# B9 _! p: `3 W- }3 J
" S0 s0 A2 ?3 B; [/ ?       X76/X510/M0(47.789,70.742)  MP(P)                         MM11  MP(P)
, r! r; `5 N) Y# Q! x0 M- m         g: X76/8                                                  g: net021
         s: GND                                                    d: GND
5 Y( L% X$ c0 w5 x- A         d: VOUT2                                                  s: VOUT2
         b: VDD                                                    ** VDD **
         ** VOUT2 **                                               b: VOUT2
/ [1 P4 k' i( E3 i****************************************************************************************************************
7 |/ |; O' h/ W% o0 Y5 K1 K
                                   INCORRECT NETS

DISC#  LAYOUT NAME                                               SOURCE NAME
9 c; D4 E, k" e$ k6 ]**************************************************************************************************************

  1    Net VOUT1                                                 VOUT1
       --------------------------                                --------------------------
. y+ M8 n/ G, g8 G      
       ** missing connection **                                  MM3:b
4 e2 u$ W1 x0 ~4 ]      

+ X9 P$ O' M; `--------------------------------------------------------------------------------------------------------------

  2    Net VOUT2                                                 VOUT2
       --------------------------                                --------------------------
' {+ R7 v9 H/ W( s  N+ x      
       ** missing connection **                                  MM11:b
      
. t5 C$ H; r! M! @
. ?! O/ A6 F, r0 a0 `; {. h--------------------------------------------------------------------------------------------------------------
, B% A! U1 b! U4 m! M  E
  3    Net VDD                                                   VDD
; Q3 y8 m/ l; S% ~- i) C$ c       --------------------------                                --------------------------
      
       X76/X510/M0(47.789,70.742):b                              ** missing connection **
& K1 n: C: u: ^" x$ g       X75/X510/M0(27.557,70.742):b                              ** missing connection **

egg

版大....
7 w7 @3 G- U/ J0 _* n( b( q& u! W2 B你的N-WELL有切開嗎?!
4 y, I# g- |+ B) O  P+ z: Freport看起來好像你把那兩顆PMOS
做在VDD的N-WELL裡耶
檢查一下吧
' ?$ B0 q/ J% ]( `8 b- K) V這兩顆PMOS要有屬於自己的N-WELL
如有說錯請多加指教

saicloud

感恩~
後來我把兩個PMOS的N-WELL分開，做LVS就正確了。
想請問你怎麼判斷呢?

egg

其實也沒什麼阿
由report看出那兩顆PMOS的body與netlist的對不上
2 N  R2 p+ |: e* }加上版大您說MOS的S&B已經接在一起
根據經驗...就是N-WELL不小心short或是
N-WELL給它弄成同一塊
不知道這樣的解釋
滿不滿意呢?!

saicloud

嗯嗯~有較了解。
謝謝教導~^^~~