Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 18581|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local]
7 Z8 P% ?3 p3 N& ^1 Z0 K看一下有沒有用^^ % Y0 {6 P' L3 k% J
我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..
: c/ M3 z/ t/ q% y7 Q* E
  w; [5 i$ ^; U4 k所以建立過behavior model1 F1 q: g3 ~7 N) E% W* _

! W- X3 S$ k( ]  A% n' S希望對你有幫助....
+ g- L. w4 a- ]7 L. q. R
( A# w5 o5 l; v$ t若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用
. ~+ s  n* f; ~5 Z+ b. X) Fhttp://www.mathworks.com/matlabcentral/fileexchange/
( H: w6 a  R/ W* w; @5 ^" k搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!! V! ^7 G; g& a- }

# K  v) T  i0 E/ Y# X0 V% m先抓來看看喔~
. l0 [& D/ x7 S% b( E2 h) G3 Z4 \3 w) N6 j+ s1 n+ }
感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」/ u) g4 v( G, B. D2 E
裡面都有對simulink model 有所著墨。0 ^3 U6 L, h  ^' r) j+ U( `
另外,我發現不只有simulink可以做behavior的模擬
( h3 b4 N* c3 b- A+ P- M0 q* E在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的5 H/ p2 Z0 X5 |. l$ }  G
behavior model喔!
1 |& w( F8 O: A& \4 C, B0 Y+ M, b4 i+ p& b! d8 n; n
你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错
- [/ X6 w7 O: \! A- m不知道对你有没有用?
4 [$ P5 w* W# ZAnalog / Mixed Signal Examples# I" N6 N* y  ]: ?. s- z& }
3 \7 A  f4 \$ ~' r) a" m
Behavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples$ X! K8 l; m3 L0 v3 l. h

2 O8 x7 A* Q4 I) y& X7 MBehavioral Models of ADCs
: T5 w3 e5 w+ N: K8 q( K1 X1 Y\ams\sampling\; sampling_101;: E9 L8 n* d  E8 L2 k
     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    5 ^* ?3 ~3 K  w: F7 A
     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    
( \8 \* K- D8 {+ ]; Y$ b     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    
7 m6 N( p! [. h$ Q2 z9 D4 @  
1 l. Z3 f/ v6 w" U: {/ uBehavioral RF
; L# i" _! ~# `& F     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;
  y3 h. L, c) P6 k$ m, L) s7 V     
8 ~6 {2 z. W6 R( a' BPLLs * c2 y3 E! }$ a0 m  q2 Y
     VCO with phase noise                                                              $ cd
+ A7 c, b$ c* {, Q     Pll  with freq domain instruments                                                 $ cd \ams\pll;
0 R9 \' G2 ^/ a     Pll  fractional with analog compensation                                          $ cd \ams\pll; 1 [) d0 C( @, K; p  T
     Pll  fractional with digital compensation                                         $ cd \ams\pll; 8 o* w, j& H3 [6 O* F5 q
     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll;
$ |3 M. o. g' q/ m     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;       : ?; c7 w9 V( |& b$ t2 I$ y
     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM 2 P/ |8 S! S8 f* _7 l" Y

* {4 a: G9 C4 a. {2 V
7 g8 m3 m% }/ J! B  ^0 |" I. P    謝謝分享
& I' c* t: A( I  Y' ]; @4 j0 `design 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享
( a! e1 p1 b& m5 |design 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE
) A; G0 v, |5 Y) ]5 ?& {/ S才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM
% ]( m* S9 p6 e
. j0 v/ Z* n4 m/ K& A
$ y5 Y; I0 {3 d+ P9 I    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-5 01:31 PM , Processed in 0.141018 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表