|
推薦
樓主 |
發表於 2012-9-15 12:56:57
|
只看該作者
├─doc
4 K' v K6 \: W9 j5 R7 T│ ├─Cortex-M0_TechnicalReferenceManual_Frame8 g) @7 H, l8 @4 \$ F% e1 }
│ │ └─graphics9 t! T4 G4 k7 z2 e8 G( y3 f+ H0 N
│ ├─Cortex-M0_UserGuideReferenceMaterial_Frame
/ b; l5 ^6 b/ p% M0 t4 e# Q( P+ c+ h│ │ └─graphics( c! H. Y* K6 ]
│ └─Cortex-M0_UserGuideReferenceMaterial_XML: Z& \9 L( C) N8 G* l: X) e
│ └─graphics
# C. G' Z1 O( Z F3 H* W2 L, w├─implementation1 l0 b" H) a+ D1 @( P# J* v
│ └─vectors9 k" n: p% S3 Q( B! r4 F
│ ├─CORTEXM0IMP
& K, l! A( M& M7 S- ~│ │ ├─crf
T; f0 U) d I, V│ │ ├─srpg& Z1 B+ f: ^; U- m& o3 f6 b5 T
│ │ └─tbench! X; P4 w* N- \
│ │ └─logs
* o# F1 ^$ Y B% n( H│ ├─CORTEXM0INTEGRATIONIMP
$ I9 j8 B( Y& n" L" G: o│ │ ├─crf
+ M* @$ h4 q* H( {+ j2 W! F; R7 i│ │ ├─srpg
: j2 J. \& Q7 x& W! \' Y│ │ └─tbench& _7 N8 x) I8 t" N% `
│ │ └─logs
! |' Q0 N8 \" ?8 X8 U/ {, {│ └─tools
* t/ D" M1 ?2 o2 s│ └─VerilogCrf
3 `/ y6 Z+ i: q) d* R4 f├─integration_kit
/ }, W& k) W+ C& {5 c" U│ ├─logical3 ^5 q" M: a8 n
│ │ ├─cm0ikmcu
2 M5 r9 E7 H) P+ U5 k- [' R1 z4 B│ │ │ └─verilog, [; u* V/ @1 {0 b( e; I) _1 U8 \
│ │ └─tbench6 W' K& Y7 T( w/ U$ N% V
│ │ └─verilog5 o" g( V! a6 R, E0 z$ y& Z; C' N: { b7 g
│ └─validation
2 B7 P8 q: M, R/ N" E, R& ?│ ├─glogs
' M2 ^# z& m! Y: B│ ├─logs
$ m& E0 y9 d1 p% z/ m* E│ ├─mdk3 S+ i2 O5 j9 L% Y
│ ├─srpg
! j/ L+ T0 Y% t$ e5 q1 A9 M│ ├─tests& K; K9 ^- m/ z' g' Z7 a
│ │ └─CMSIS
1 \7 g4 v6 K- P, \9 c% b│ │ └─Core9 U0 K+ X! Z% T! d" _; n9 [( D3 b
│ │ ├─CM0
( p( |! j9 [" z0 X* M/ h+ c│ │ └─Documentation
2 D4 b& {$ A. F│ └─vectors: C0 ^: x3 \/ \' D P, ~9 {! q& U
├─ipxact0 N' P7 _4 e" H; h. }
│ ├─busdefs
' v0 L. J7 E/ j3 `+ k& d& _# w│ │ ├─amba.com
" J) t3 L2 c: h1 g│ │ │ └─AMBA3
# X/ [5 _: ^) M* p, i! l/ \│ │ └─arm.com
6 Z0 K9 w! j9 G+ i5 r1 n│ │ ├─CoreSight
! D5 W# o3 i* Z9 n│ │ ├─Cortex-M0
& G, E7 M; U( Q. I/ a3 x. s│ │ └─CortexMCores3 R9 p) w# |6 ]8 a& b( [
│ ├─channels! X/ g) A2 H, G
│ │ └─arm.com
) @1 W. p0 j8 L│ │ └─Cortex-M0
9 O3 L+ V% t( ]! L' d" V│ │ └─rtl
1 p: ]/ F8 ~4 @' q) I$ B1 C│ └─components
5 h5 A" u" E6 {$ P│ └─arm.com
7 c4 Z2 T3 B8 i' J0 { u& _( l│ └─Cortex-M0
4 T6 e3 C: r. s! x2 y/ [4 _8 z" f└─logical# S% ~, |4 U1 s3 R2 o& z" [5 u& J
├─cortexm0. J, |- ^$ j2 ^3 _# m! S) |6 R
│ └─verilog
) n+ z$ f6 J; B+ e ├─cortexm0_dap T+ q F. F% _$ J6 b
│ └─verilog
( z+ g& J m$ o# |9 \# q ├─cortexm0_integration: v! z$ ~5 y6 P/ [+ ~ r) w
│ └─verilog# k. q0 o6 P4 A$ O- G+ X
├─models* i2 h* H0 y+ ]8 T8 r: }) o
│ ├─cells! a8 }, n9 a5 E; y" o2 d
│ ├─cpf, [, \& R3 T8 v1 Z8 \! r1 |% C7 P# e2 u
│ ├─upf
& ^! Z2 u' O- V" y2 `! D │ └─wrappers
: ^* U: w: y) P; t) C5 `8 t └─ualdis0 \9 t6 |/ u6 C8 H: g' C/ u" n
└─verilog |
|