10 Chipcoin
有沒人有類似這個的疑問?& ^" m \1 S2 J8 w
Can someone tell what are the different EDA tools that exists?
Z: t/ q* a' a) z
1 _: g" i8 X- @ k# [ 本版這些主題(投票、討論)你都看過了嗎?; T* A ~6 f2 Q. k
; J9 m( }# [% o; r$ F
EDA戰雲密佈!RD戰力分析? * m2 b7 M: O7 b6 ?1 R
實現65 nm設計需要購買哪些DFM工具? : |2 Z4 }, w5 p
DFT 使用工具調查 DFM 工具戰力分析
; c/ u- b' o# O) p Cadence軟體工具介紹 Synopsys軟體工具簡介 4 h1 R# E$ G7 B6 `. Q3 m o6 a
預測2007年十大熱門EDA議題 ; p% X7 R! \% j7 \! M! g
" J4 y- b/ V$ J4 o
EDA Innovation through Merger and Acquisitions
k' F3 s1 `0 } 3 N5 a& j5 z% Y1 G8 J! R i
4 x+ _/ V$ B) A4 p
2 Y8 k4 c0 K8 ~
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?* F8 |: s. @3 O6 M0 ]
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : 4 n; `$ @4 A. I$ h3 l
2 B! q$ o3 t: _: T- y9 v 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:( R7 R( _3 ?9 B3 ?$ v( c) B! J# }
- O+ T. X) F2 h6 S _4 _) x9 P
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?& A1 ?9 O M+ i1 }
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? ' s2 i' J+ P3 R5 K8 ]
3.激勵方案:也許... ( J' b& j' q2 ^8 S6 g4 a. k
Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
( a& K) r' @" L# J8 X chip123 在沒有 APR 討論區 :
1 c8 T9 W3 q8 I% |+ m+ b4 Z Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
9 `+ D/ a. d: G# O7 ^6 r
+ K/ ?) e5 _6 A9 w7 f9 {! c5 B, n chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
, q# Q5 Z" ?+ f7 e% Q: C4 C3 } & S5 ?5 u7 O$ h' H, a6 p
EDA 電子設計自動化 0 f1 C6 Z# P, [/ _% t+ O
Ø ESL設計與模擬design & simulation
7 @# k% W9 @8 z+ T# T Ø RTLsimulation 0 J C; t4 P% q4 h& s, Y. R9 l
Ø 邏輯合成 Logic synthesis # R% o! G" l5 K- I# d
Ø IC 實現 (Implementation)
! }$ u2 k! c5 I Ø 定製佈局和佈線 Custom layout
; o- F+ J% h) ]1 l. N5 e4 B* m P& t Ø 設計規則校驗 Design Rule check # L- r+ i7 n; ^) Z/ o& q- P+ y
Ø 解析度增強 (RET) 技術 9 T# j5 y6 X/ e9 `, m
Ø PCB 版圖工具 layout tool 7 a1 t& A" n+ X: K# r2 j$ L9 G
Ø FPGA 整合
1 X- e/ L# _6 y( p! \( |: R
& f' \% z- U$ a+ E1 p5 M4 W EDA Tools 的次分類
- d6 N- T# U3 f. i1 z
! L2 B% h) I& }4 ~( |) W0 b0 w RF Simulator ( Xpedion ) % j/ k6 r- ^3 Z3 N# w7 A- M5 o3 L& q$ e2 b
Transistor-Level Debug System ( Sandwork )
8 S! b, p5 g7 ~" ?2 z$ H/ M3 a Project & IP Management ( Synchronicity ) 7 v! c! s6 m! i' C }5 O
HDL Simulator and Designer Series ( Mentor )
; o( K5 F; v% D5 M, n" y" U Characterization ( Magma's Silicon Correlation Division ) # X3 R! S. d7 d' y4 F
PCB Layout & Signal Integrity ( Mentor ) 6 s6 d$ _8 x3 A
Physical Synthesis and Prototyping System ( Sierra Design ) 9 `* p7 h) f6 H& H, M& u5 I6 j
Automatic Constraints Generation ( FishTail )
( w# Q3 w" _; D Y* w+ R Verification and Emulation ( EVE )
6 r6 C" ~2 U. s' _ Power Analysis ( Sequence )
: y4 D: d {* T) s4 q1 ` Integration of OrCAD & PADS PowerPCB ( Precience ) ) ]& B( z$ r$ a. o1 ?
Component Obsolescence & Supplier Management ( Precience ) 5 m# Y2 I7 A: _5 I6 [
PCB CAM ( WISE Software ) $ Y: u! a5 t6 B s" ?9 b
/ ?- M: X- y# ~$ p, \* X EDA環構服務
3 f. J3 F) _3 Q( D" O* B2 A& ] http://www.nspark.org.tw/nspark/EdaServiceAction.do 1 t0 u2 m, u( H5 G' V4 ^
我來回答