SATA介面的一些問題(OOB, BIST, RSG...etc)

a7893657

1. 在SATA介面分成Application、Transport、Link、Physical Layer四層，這四主要的差異與工作是什麼？
9 g  h+ Q/ d% w* f$ F$ t( m

0 F: @8 w7 l- K( L0 |1 ?2. SATA有些專有名詞，小弟翻閱後，還有有點不慎理解，在這提出請大大給於無私的講解，
1)
在測試SATA時，需要先打一個OOB(Out-of-Band) Signal先handshake (將Host 跟device做link)，
& @+ r, I: R- q- X$ x+ f! c& G這組OOB的signal雖是由Physical layer打入，但是在Link Layer做link的動作，是這樣說沒錯嗎!?
2 o' Y: q7 G3 Y, E, `% [
. t9 n4 T1 S, L- j  E% h2)
OOB Signal又有分COMRESET/COMINIT、COMWAKE兩個，
COMRESET/COMINIT分別為HOST跟Device的互傳告知對方預聯結訊號(COMRESET是Host打出，COMINIT是Device打出)，
9 K1 i- A1 k* h4 ~COMWAKE則是已經確定雙方準備同步的聯結訊號，先後順序大約是這樣：
=====================> OOB Signal
          Host            Device
1 w# t& H' ~" G6 T/ yCOMRESET ===>  接收
           接收 <===   COMINIT
COMWAKE  ===>   接收
. e/ Y; L) ^+ V8 {$ K- q& A1 x3 G           接收 <===   COMWAKE
5 s2 m; F7 q' q+ |        D10.2 ===>   接收
           接收 <===   ALIGN
/ m0 v1 m0 x; g- q        ALIGN ===>  接收
  h: B$ @! v6 s8 t! J9 N5 G       DATA   <==>  DATA           (開始互相傳輸DATA)
====================> OOB Signal
; I0 o- L' _9 U# D這個OOB是由甚麼為依據打出，是Application layer嗎!?

" v  s- l  K, b3)
$ o. c" p4 d8 |' X2 YCOMRESET/COMINIT的cycle分別打成T1=106.7ns，T2=320ns，
# {+ ~+ N6 K0 s9 H3 P" ~* k% Q/ u而COMWAKE的cycle則打成T1=106.7ns，T2=160.7ns，如下：
' M6 D/ U6 n, `  c9 }2 J! z      |<-T1->|<--  T2  -->|
8 l  _3 O$ X& v) V* s           ---                        ---                       
         /     \                     /     \                     
) Y1 a$ v# K# i, w0 L-------        ----------------         ---------COMRESET/COMINIT
8 {: O0 z3 |$ F, \! n( M$ |         \     /                     \     /                     
: A# w: y/ S$ {) V# {           ---                        ---                        
' V+ c6 N( C. V9 C) t( k& v% C
    ->|  T1  |<-      ->| T2 |<-         
' c) f9 t2 \$ }- @           ---           ---          ---  
         /     \       /     \       /     \                     
-------        -----        -----        ---------COMWAKE
         \     /       \     /       \     /                     
3 j: [: }: D) [' D7 X, k           ---           ---          ---            
$ t% @& q, n# {$ C& h
9 {; }( j. y  ~: d, K在這兩個OOB訊號，這麼長的時間，中間怎麼去定義丟的DATA有被對方接收!?
9 m  y' C- N- c
3. 還有BIST duntion跟RSG01/RSG06有關係嗎!?
BIST是自我檢測，這中間他丟了什麼東西去檢測!?
7 h+ Y& T$ w6 |% DRSG01我只知道測SATA Gen1的RX jitter tolerance，
& T- @, @4 |8 j0 [RSG02我只知道測SATA Gen2的RX jitter tolerance，
RSG03我只知道測SATA Gen3的RX jitter tolerance，
1 N# U1 E8 E( |3 Z% b+ F  |哪RSG06是測什麼!?還沒有Gen6吧!!



懇求各位大大教教沒出息小弟...感恩!!