PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
) v5 a# |+ H/ g% j對於TX端有任何的影響嗎？

因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer

混波之後，由於干擾信號太強而pll的phase noise又太差以致
* V3 ^0 q% m: l/ S
1 c' Q. B! R6 K) m" Dsnr不足。

所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
) Q6 W) h! i' T- V! T其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的 ...
7 C# L: e( c) {: a( ]5 e7 xfinster 發表於 2009-11-26 09:26 PM

4 b6 o" h* _$ A; Z. C2 z
聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
) [3 p9 \8 z# u5 c: [1 ]. E因為規格上沒有定義關於jitter方面的限制。
/ }+ c, K4 U5 S* L1 X1 e以下是對方rx的定義
總頻寬3MHz，子頻寬300kHz
! R* Y% a; G. eProgrammer / Controller Unit
4 g9 g2 M0 E9 g) w: KReceiver noise bandwidth 200 kHz
4 w  _3 j2 V5 ]9 L: W) C/ Q2 \Antenna Gain Tx/Rx 　　　 2 dBi
; R0 g3 a' S6 ]: _Power Into Antenna 　　　-22 dBm
7 f: b- r9 t9 V8 E) E7 a3 l4 KTx Power 　　　　　　　　  -20 dBm EIRP
, e2 l; P2 T4 Y8 t+ v3 pRequired SNR 　　　　　　 14 dB
! Y( y% S+ |: ^6 O+ ]2 L  R: _Noise Floor 　　　　　　　  -101 dBm
Ambient noise at receiver input  20 dB above kTB
Receiver noise figure         4 dB
' d; h. v. ?. {跟傳輸上的耗損
Transmission Losses
' A* D7 d: z& t9 }  q- fFree space loss at 2 meters 30.5 dB
9 c: l: B7 a" h5 ~- W8 rFade margin (with diversity) 10 dB
Excess loss (polarisation, etc.) 15 dB
Building penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
TX的部份確實比較care eye-diagram的好壞
# \# h% }3 ^4 Fex: rise/fall time, jitter
  J8 f* Q5 V! I8 E2 b知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。