|
Board-Level CDM靜電放電耐受度需制定統一的測試標準
由產學研專家組成的超高速I/O ESD保護電路標準工作小組,將於2007年11月7日舉行說明會,歡迎學業界先進踴躍參加,並分享在此領域的實際經驗。, t0 k2 i' a% y, h5 [' X
) t: L) M2 B2 u/ q9 |, _7 K
一切處理ESD防治的最高指導原則,就是以建立工作環境中各物體間的等電位面為目標,以安全排放靜電為手段,實現預防勝於治療的理想,而能提升工廠良率,降低客退率,更能節省產品的生產成本,達到原料供應者、生產者與使用者多贏的局面。
+ m, D% d2 l1 z! g* L3 H7 q, _ M; D( e, }1 S
而當晶片應用於電子產品時,針對電子產品的Board-Level CDM靜電放電耐受度制定統一的測試標準,規範各種電路或機構設計所需的Board-Level CDM靜電放電耐受度,將有助於晶片在設計階段即提出各種不同層次的解決方案,確保該晶片不會在生產或使用過程中,因Board-Level CDM靜電放電而遭受損壞。9 Z/ p& z! Z) j' C
, `/ x( K0 G/ |
如何制定出實用的Board-Level CDM靜電放電測試標準?此議題需考量電子產品的各項現實情況,因此需要產業界與學術研究單位進行詳細討論與意見交流。超高速I/O ESD保護電路標準工作小組,歡迎進一步參與討論相關的解決之道。詳細訊息請連結至活動網頁:http://www.taiwansoc.org/activity/2007/ESD_11_7.htm。 |
|