請問一下，layout的方式

chone1205

可不可以跨線
也是需要看MOS 電路特性囉
, Q. N9 N. |: n2 l7 G- I6 ~$ g如果很重要的訊號 當然不能跨越

zhiyong.gao

太神奇了，这样也能work?不可思议，这是违反规则的

niki.wu

主要還是要看是lay什麼樣的電路吧!有些device可跨,有些則不行!
# A3 A  n' r' f, Y重要的訊號線當然不行,如果是LOW power & 高頻的產品,就要更
1 E5 L0 Q+ _: ]: T/ c0 {( O" a1 H注意了!寄生的RC,有可能就會讓IC不work了

langrange

我現在也是，MOS上全是互連線，沒辦法。。給定的版圖面積太小了，就這麼畫還差點沒畫進去。
) R5 G2 B' Q. \5 l4 E0 T1 E* }9 u, e我自己都覺得我這次的layout肯定會失敗

alex6551

基本上layout畫好後都要再給designer跑模擬，看來你們公司的定向是要求先做小再要求品質，再如何都是你的上司，他講的永遠都是對的，你只要照做就好了。

minnie0606

我市覺得和產品ㄉ頻率有關~如果速度不快ㄉ話~當然是lvs ok即可~如果速度快~要考慮ㄉ~像match之類ㄉ~

milo_li

回復 19# Nancy_Yeh
% Q+ @  T6 {# b) S

( t1 P4 N1 n! C# ]! j    顶你，真的，出事就退到Layout ，晕死啊

瓦片小屋

个人观点：一般的都还好啦，除非有些ANALOG的模块要求比较高，才不允许跨线（这个可以问一下RD
,看他们这个模块的重要程度了），其他的都还好，影响是会有的，不过应该不大吧，

wkh7788

關於這方面，先跟RD溝通，看那些線他比較要求，不然一般數位的block還是會跑線在mos上繞來繞去，analog就比較少會這樣做。

nty42ntm

可能公司省cost，其他的就...
  ~4 H5 u! P) [: V3 T: A每間的考量不同。

tlhuang168

不管你什麼layout橫的直的或上下跨越都可以,我layout過多顆0.18um的手機RF analog電路,
$ d! D9 n( b. t* v4 Q0 T% odrc和lvs都ok,產品也work,還不是賣的嚇嚇叫

GU

如果不在MOS上跑線，相對面積也會變大
$ B' u$ I/ B7 S# R6 p2 X這是不是也會使工作速度降低??
類比電路是要MOS上不要被跑線還是訊號線(MT)不要跑線經過??

ivor999

很多layout上的不成文規定都是為了彌補製程上的不足,隨著process進步也替layout省了許多麻煩.
  z& T4 X# x7 w! c4 O( I3 @反而是ESD & latchup 問題則因製程越來越小而更顯得嚴重.基本上你的IC毛利夠高.你就認真點多花點時間和chip size.如果只有十幾二十%.甚至不到.那.........能省則省吧..........

吳龢峻

要看電路的Function為何? 能把電路做小也是layout engineer 的能力之一.