請問使用VerilogXL撰寫程式應注意哪些細節?

kennetharies

各位板上前輩你們好

& ~0 H$ h4 n: X0 H) @' i小弟最近使用Verilog XL來撰寫程式~
5 t' X* @6 R) l; L0 `/ Q! S因在工作站(UNIX系統)上對於一些指令不太熟悉
! n9 J* V+ u, V5 m故小弟先使用Quartus II 先寫出Verilog大概的描述
% W. `/ {3 ]0 ?7 R% M寫完後再傳上工作站模擬
7 b0 u# y1 a5 @& A) z) q小弟寫的code在Quartus II上compile沒error
: `# n, Y8 Y4 E1 {# ?4 g+ y! @到工作站上compile也沒有問題
但在合成的階段使用Design Compiler(Design_Vision)讀code.v時
卻出現一些Error，故小弟來此詢問各位前輩
" L7 ~& ?" P' }) b/ B4 n3 ^在撰寫描述語言之前，應該先如何規劃
確保自己寫出的code在合成的階段較不會出錯呢？

* X! O2 Y! y+ F0 r小弟目前寫的程式是一個4-bit 二補數乘法器
最後要使用Astro來做Physical Design
; h1 K+ o9 E8 i5 s0 O, b  Y我想先寫個雛形架構，未來再拓展到更高位元
. |6 P5 Z  @- z' r, ^還需要做pipeline，只是在寫4-bit時就發現很多在Quartus II可以compile
跑模擬波形都可以出來
但一傳到工作站卻一大堆問題要解決

煩請各位高手、前輩給小弟一些指點
謝謝Orz