你最喜愛那家公司的DSP晶片?

chip123

DSP 業界真的就這麼幾家 players 麼？

heavy91

德州儀器 TMS320C6457 DSP 爲處理密集型應用提供高效能、高價值解决方案
TMS320C6457 系列的全新産品與極具價格競爭力的開發平台 以前所未有的低價位爲客戶提供高效能 DSP

* X, G& C3 p/ N/ U(台北訊，2010 年 7 月 22 日)   德州儀器 (TI) 宣布推出全新開發平台與更快速的TMS320C6457 數位訊號處理器 (DSP)，持續爲開發人員提供可實現低成本應用的各種高價值、高效能元件。TI 簡化型開發平台搭配 TMS320C6457 - 850MHz 元件，不僅可協助國防、網絡、測試、影像及工業等市場領域的客戶快速推進開發工作，同時還可爲現有 TMS320C6457 處理器提供設計的高彈性與升級功能，並確保極具競爭力的低價位。全新 850MHz 高速産品每千顆售價 67 美元，而全新 TMDSEVM6457L 評估模組 (EVM) 售價則爲 399 美元。此外，TI 還可爲該元件的低價位 1GHz 與 1.2GHz 版本提供接脚相容的升級路徑。

" C9 D! x( Q1 V, S, |4 b/ L7 c4 fTI全新 TMDSEVM6457L 是一款價格極具競爭力的易用型開發工具，內含如外接卡 (breakout card) 等高穩固連結選項，可協助客戶獨立連結部分周邊，並根據需求配置 EVM。此外，該 EVM 還配套提供免費軟體，包括 TI 業界領先的 Code Composer Studio (CCS v4.2) 開發環境以及其他生産及展示軟體組件。TI 透過爲高效能 DSP 提供最新易用型低成本工具與開發硬體，可促使更廣泛的開發人員使用這些元件，以充分滿足現有及新興應用的需求。

heavy91

TI 市場開發與醫療業務部市場行銷經理 Sandeep Kumar 指出，TI 提供不同效能等級的高價值優化型開發解决方案，可滿足更廣泛開發人員的不同需求，進而爲其提供過去因成本與效能限制而無法獲得的工具。TI 正積極聽取並滿足客戶的需求，開發具有各種性價比選項的高彈性平台，以簡化客戶的設計時程。

C6457 的主要特性與優勢
9 d* ^  |) b4 c' `/ v! r# q& z7 S+ f•以 TI 業界領先的 TMS320C64x+™ DSP 核心為基礎的 850 MHz 至 1.2 GHz 的 C6457，峰值效能達 6800（16 位元）MMACs 至 9600 MMACs，與前一代 DSP 相比，周期循環效能提升達 30%；
: n. a0 @! ^; B8 _  x* l6 _+ B4 l) F. Y* _•2 MB 晶片內建 L2 記憶體（高速緩存高達 1 MB）、更快速的 32 位元 DDR2 EMIF（667 MHz）與記憶體、高速緩存及總線架構的提升可改善效能，不僅可爲客戶的設計方案提供更優異的高速緩存與記憶體效能，更可爲其存儲更多數據或應用特性提供更高的儲存容量；
3 \0 M8 g1 L. \6 m. ~  m' ]$ E•Serial RapidIO (SRIO) 與高速乙太網路 (Gigabit Ethernet) MAC 串行器／解串器 (SERDES) 介面可爲處理器間的高效通訊實現高速互連；
  G: k, V/ @3 O$ L# V: g% K•2 個渦輪解碼器協同處理器 (TCP2) 與 1 個Viterbi協同處理器 (VCP2) 可爲無線應用提供晶片內建加速功能。如此一來，可卸下 DSP 核心的計算密集型前向糾錯 (FEC) 任務，使其能够處理其他功能與任務，進而降低整體系統成本；
; B5 X1 O3 i* }•編碼向後兼容於 C62x 與 C64x DSP 系列的其他高效能元件，可大幅縮短開發周期，提高設計彈性，實現原有編碼的重複使用。
7 ?4 ?9 Y1 k" }4 v, ~8 f1 f       
供貨情况
所有 TMS320C6457 版本與開發工具套件現已開始供貨

heavy91

TI 市場開發與醫療業務部市場行銷經理 Sandeep Kumar 指出，TI 提供不同效能等級的高價值優化型開發解决方案，可滿足更廣泛開發人員的不同需求，進而爲其提供過去因成本與效能限制而無法獲得的工具。TI 正積極聽取並滿足客戶的需求，開發具有各種性價比選項的高彈性平台，以簡化客戶的設計時程。
* c5 e3 s1 e3 F- n4 E& E
C6457 的主要特性與優勢
0 Y% q( t' ^7 E$ C  u3 ^( x& L2 U
•以 TI 業界領先的 TMS320C64x+™ DSP 核心為基礎的 850 MHz 至 1.2 GHz 的 C6457，峰值效能達 6800（16 位元）MMACs 至 9600 MMACs，與前一代 DSP 相比，周期循環效能提升達 30%；
) O( ^+ x$ c& {6 _* L( ]/ u( L•2 MB 晶片內建 L2 記憶體（高速緩存高達 1 MB）、更快速的 32 位元 DDR2 EMIF（667 MHz）與記憶體、高速緩存及總線架構的提升可改善效能，不僅可爲客戶的設計方案提供更優異的高速緩存與記憶體效能，更可爲其存儲更多數據或應用特性提供更高的儲存容量；
3 T# y( Q8 p: a. Y& t3 q" ^•Serial RapidIO (SRIO) 與高速乙太網路 (Gigabit Ethernet) MAC 串行器／解串器 (SERDES) 介面可爲處理器間的高效通訊實現高速互連；
6 M# N0 \  t" _6 |9 w! f•2 個渦輪解碼器協同處理器 (TCP2) 與 1 個Viterbi協同處理器 (VCP2) 可爲無線應用提供晶片內建加速功能。如此一來，可卸下 DSP 核心的計算密集型前向糾錯 (FEC) 任務，使其能够處理其他功能與任務，進而降低整體系統成本；
•編碼向後兼容於 C62x 與 C64x DSP 系列的其他高效能元件，可大幅縮短開發周期，提高設計彈性，實現原有編碼的重複使用。