求助SDM的OP

xyzabc0930

小弟目前在做SDM
! |7 _( e% ~! _& E) S! d7 s一開始本來就在做OP<單端輸出無緩衝>(就是二輸入一輸出的那種)

/ X- n- F& i0 O5 j( R到後來才發現大家在做SDM的OP時,都是用完全差動摺式疊接或疊接式的放大器(我也不太懂這種跟單端輸出無緩衝的OP差在什麼地方)
# u, h  J. u: ^0 |2 S& K* h* J( J1 j好像只差在自我補償,gain,良好的輸入共模範圍
) g$ D: W- S2 E那後來我打算重做修改的時
- |# }5 i' m8 q5 R4 H
/ @, y8 ^* K7 b發現了Allen的CMOS類比電路設計(中文p338~p339)
表6.5-3跟範例6.5-3好像是不同的東西
/ Q0 w, s7 q' t例如VSD VDS的算法就很怪
9 _( S! r- s7 _0 }/ usize的算法有的是*8有的卻*2
那我如果input sin wave是沒有含直流的成分的話,那變成我的最大輸入共模電壓和最小輸入共模電壓是否就是0了

. H& G' u. }9 M/ W6 M' s0 lPS:超多問題
3 r0 P" n, T& j/ X/ C
而且圖6.5-7的VB加上去了之後怎麼跟當初圖6.5-1的浮動電壓VBIAS的做法是不同的

6 y+ D& q: q3 ~  j1 h進而到後面如果要差動輸出的時(摺疊-串接式運算放大器),<圖7.3-5>
要如何把6.5-7的圖轉換到圖7.3-5,然後再轉換到圖7.3-7
做2級式的差動輸出摺疊-串接式運算放大器

在這轉換上真的不是很懂
1 ~- W) {: r8 F: _! D
) e7 ^- |; C6 m/ z/ I3 w- r2 q只是當務之急-連圖6.5-7的電路都design不出來~希望各位先進提供一些意見給小弟我

那我也想找詢有人在做SDM是SC架構的人,可以一起討論的
' ]3 ]2 c( ?/ q& k# _. g% k% k0 E/ g6 V謝謝
+ u6 \+ k1 q$ Y$ S
有的話就可以連絡一下
! r8 Y* d1 U2 P
非常感謝各位看完我的問題~希望各位給我一些意見
: q) z9 G. b/ W7 H不吝分享