IC Layout外包需求

frankie0315

[好康相報] IC Layout外包

dear all ,
/ Z6 G" ^9 z& `( i3 a" k
請問有誰有接ic layout外包案件 ,
  j/ i% J0 m' c; y7 r
: m; b2 D" N  t% v/ ^5 Z, i3 F目前需求 2位駐場人員, 時間為 11月中至明年一月底.
6 w5 n, p+ L' R& r
需要進廠支援, 若是有相關的訊息煩請提供.

請各位幫幫忙

/ A1 \: ~" T0 m4 w8 }, cthanks
' _2 U# B" B/ `' I$ Y
Frank

ranica

模拟版图工程师
公      司：A famous IC company
  e$ s$ R( X0 A) S6 a/ T: |工作地点：苏州

. x$ C" X* O7 r9 l职位描述
% U& e. x2 u" S/ O# n工作岗位: 模块级模拟电路版图设计,包括物理验证.

( q0 i' n  ?* N  X4 C/ w: q职位要求:
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
  V0 b( ]$ `: x5 G* |6 K4 E- p# O3. 能读懂和编写物理验证规则和检查教本
0 }3 h$ v3 i( G1 f4. 有实际设计若干模拟IP和流片验证经验,
' n2 H' D$ f! V: v0 u8 T% s' s4 f/ J5. 学历本科或以上
6. 一年以上模拟版图设计经验

ranica

数字版图工程师
* m+ \! ^( P: |. H' ^公      司：A famous IC company
工作地点：苏州

5 ~" }& B, c' O0 K/ Q职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
7 R3 Q! E) D" T5 ~5 M* M  T: ~6 x
' Z6 C9 ]  J/ F) p, z- E职位要求:
! S/ r- H: C# I1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
  p' F4 J+ A; ~: Z' R8 @* h. d4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
1 B3 @' g  k4 Z5. 积极主动,团结合作, 有独立解决问题的能力,
9 F; p& v" P5 s# F( y6. 学历本科或以上
7. 两年后端工作经验

ranica

Senior Layout Engineer
9 L, e$ D1 ]( _3 Q公      司：A famous European IC company
/ N6 a8 W# }  V( [9 U; f( X" p工作地点：上海

Job description  
- layout of analog building blocks  
) l" ^" i8 k9 Y& i! N6 l( k- place & route of digital circuits  
7 ?! `3 n9 W8 q( o) T# T# i. d- floorplan and toplevel layout  
- bond sheet assembly  
# B4 k* b. C9 j/ G2 W- k( o8 n- layout verification and finishing  
+ t* K7 t3 m, ~& f8 }- coach junior engineers  
6 h- G( m  Z6 l6 g
2 f* N  o9 X2 A' g6 i5 ]Required knowledge competencies and attributes  
7 i& P" B4 b& h( K4 R2 B6 o! M- master or bachelor degree in microelectronics  
- > 5ys experience in IC layout  
& @5 m" }' x6 I( ^7 w9 E- good understanding of semiconductor physics  
- experience in full layout flow  
- q; n2 ]( ^7 a& X$ F7 U+ ]5 X- experience with Cadence/Mentor based tool chain  
- very good communication skills  
- flexibility and good capacity for team work  
- foreign languages: English, German (not a must)

ranica

FAE
公      司：NO.321-A Semiconductor Company
工作地点：厦门

岗位职责：
1、协助市场部参与芯片的定义、评估和市场推广
8 p% O" a( t5 x2、负责客户方案的设计、demo 板的设计及生产
( C' ?1 g, u. P3、解决客户反馈的各种技术问题
8 `' ?' O8 r8 ?1 W: h. m  r4、重要客户的项目设计及协助电源产品的生产
* _) S3 v0 H% F- b6 ~5、代理商的 FAE 培训及管理
6、完成销售部申请的 Demo 板

6 A4 F/ W* ~7 m& t: w- p2 j3 O任职要求：
1、大专及以上学历，计算机及电子、通讯等相关专业毕业
8 }% R$ y" S/ j9 j$ {9 b) Y2、在开关电源领域2年以上工作经验
. E6 y3 `" H; Y% r% ^3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案
# C1 `& R# V: I, t0 i4、能熟练应用Layout、电路仿真等相关的计算机软件
+ x& D* V; ^* P+ R2 t- \6 [- T5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器
2 ~, Q% d$ u9 h9 u6、具有良好的沟通能力和团队合作精神

sophiew

模拟版图工程师
) H- y0 k2 Q$ m1 D/ J* x公      司：A famous IC company
工作地点：苏州
; x1 Y& @7 O6 |
! v  T; k4 I" J* }4 Z) G* C职位描述
- P$ Q; ^6 W; w9 m+ w' {4 q工作岗位: 模块级模拟电路版图设计,包括物理验证.

职位要求:
% U) K# G. I# q* [4 I% @1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
9 a% X& C  b1 O: Z/ `1 A) t2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
' M2 k7 C$ H4 T' N! V3. 能读懂和编写物理验证规则和检查教本
% d1 x( d- s# n4 ]: N9 V6 O4. 有实际设计若干模拟IP和流片验证经验,
! @1 X" H2 V* _/ ~5. 学历本科或以上
( [2 Z- X  k) x" J6. 一年以上模拟版图设计经验

sophiew

数字版图工程师
. h7 ~) P- w# K' `7 i公      司：A famous IC company
/ C, V! F+ g0 \( ?( X0 o+ O工作地点：苏州
1 Q- ~1 C" L9 P
2 }/ u/ Y) w) X& D! K* T! ]8 B职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

, [& c- T$ j" [. X+ u$ B8 ?  t职位要求:
. F* n9 d" Q* F$ N2 ^% ^1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
2 Z% n! c; _" V* B6 N4 s4 b4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
" h! b% J9 T" |! |; e! J5. 积极主动,团结合作, 有独立解决问题的能力,
) E* x; O" b+ f$ u" a6 r6. 学历本科或以上
/ q, P- ]0 K, p: J4 S7. 两年后端工作经验

jcase

【專案詳細】       
" Y5 p, K1 o4 S0 r. y
1 w9 n3 F2 R/ y. q* T讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！

& J  \; }, a$ d; i2 [9 g1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
+ x, X2 g. \% H2.配合時間：2014/5/1 ~2014/5/30
! e* K# k) j( @9 L! R" |8 s3.配合地點：以台北縣市為主，因方便討論
' [2 Z: h4 t2 f% P- k' O0 @/ e) [) J4.專案預算：依接案方報價
# x) ~2 k8 ?+ c- J- s7 a5.注意事項：       

8 T6 J" x* ]! s【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作

l690527

去過的
0 o* J4 S4 U, }" s* b
; E" B) G) @+ H詰鎧科技
細拓科技
) t. Q. Y# \& \) H7 G% n! K摩爾科技
8 S& ]" ?3 z" w; I雷X......

ranica

Sr. Layout Engineer /Staff Layout Engineer

公      司：one famous IC company
工作地点：上海
3 ^1 |# W( e# q# X1 A, N- s
* W% ]3 N2 C; D& a+ R5 Y) uJob Requirements:  
  K3 i! M, |5 c& g7 ~( ^0 o' }1 [-Work with circuit designers to build physical design floor-plan;  
-Complete the physical layout design with the constraints of circuit design requirements;  
4 p( A8 o, o1 E$ Q. }9 i9 U-Verify the physical layout design to meet both circuit design requirements and process requirements;  
+ t2 p+ Z5 _' p; |  ]& }0 `-Use the advanced technologies to improve layout design quality and efficiency.  
' T8 E" K( v: Z; K6 \" H8 b
- d; x) F' F; W/ K7 c$ x; AQualifications:  
4 h2 `- @3 g1 g4 F5 O' d* B! V-College degree (or above) in Electrical Engineering or other related engineering field;  
-At least 4 years experience in layout design field with rich tapeout experience;  
. Z# e% T& A& t-Good understanding of basic electronic principles dealing with circuit and layout design;  
' ]; b- [% M5 U4 F# o-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification;
8 Q) {( {+ K5 N* q-Prefer experienced in PLL and IO design  
-Patient, A good team player, Good communication skills;  
-Can communicate with both written and spoken English.

jcase

1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。
6 _; L, ^# V* k) d3 e6 d8 t2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。
3.設計某些特定類型的電路
0 |8 j0 W0 W6 Z8 l0 _4.自動佈局佈線功能
5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等
( p# T+ n! q$ A/ h8 y/ L5 F6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號

1 `. r; O. n; z$ b- R; U
) B% Z' m0 I! L合作面議。能者與意者請email研發簡歷與chip123聯絡。