2-stage OP 接成TIA使用的問題

jason01428

" L! o! i5 @& v1 ^+ o9 ]
& J0 N2 `; n6 ?" x9 p; v$ i! D2 ~上圖是電路架構
, r) o3 f6 A8 g2 Y0 o2 \# s
打算應用在MEMS的front end電路

. O6 J) N3 b0 }' X功能是作為震盪器的sustaining amplifier

- v/ `5 n0 O4 F" d# J: F先簡單描述一下電路各部分的作用
+ R+ n- L' ^7 S! v
MB1-MB4和R是Vt Reference Current source
. j9 A6 U' Q' K3 r
% X1 ]  r5 Q6 F7 R6 u產生兩個電位給我的OP使用 分別是MB2和MB4的GATE
8 {0 k! L# I8 `: {! x" r
$ t% J4 r$ L9 z2 g0 A- ?/ E% GMB2的GATE偏壓MC那顆MOS操作在triode region作為TIA的電阻
9 [) }# n8 v# @' ]' o( b# ~
MB4的GATE偏壓後面differential pair的電流源和第二級的CS

& {7 P9 z5 w. z& nVDD=1.8V  M1的GATE為INPUT 打算偏在VDD/2 VG2固定在VDD/2

% G/ T, X/ x" L3 y, ^, vINVERTER和M13是Vt Reference Current source的start-up circuit
2 i0 e2 V: N) L. O
: @; a" \8 _; l5 I* l# I: \M1-M5是differential pair input, M6-M7是CS
' V. Y( O! r' g
因為要讀的訊號本身就在震盪而且頻率很低(10K) 所以這個OP不需要補償
' C7 y8 k$ J$ X$ B( q+ B
順帶一提 我本來就打算讓第一級作TIA 第二級只用於放大

目前遇到的問題是

6 A6 t$ A, Q. v$ S! }2 n$ D% L1.當我接上MC來做為一個電阻實現TIA時 M1-M2 M3-M4會變得較不對稱

) H/ q& t8 n" O$ [$ u: J! N導致第一個STAGE的OUTPUT(M4的DRAIN)電壓會幾乎訂死在89X mV

而M3的DRAIN正常在6XX mV

M4的DRAIN訂死在89X mV 過高的問題 造成M7的Vov會大得太誇張(Vov~400mV)

而我必須讓M7的(W/L)<<1才能正常操作 這樣會有什麼問題或缺點嗎? 是否能解決?

  V$ `( S+ P# ^! t2 J; d2.由於M7的W/L被限定 我最後的OUTPUT(M7的DRAIN)變成在600mV 上不去
, P+ ^6 r! `3 v. i
原先預計是想要訂在VDD/2=900mV的 現在這樣大概不能用
' K5 y: U  c; e( Y: `$ h) F
* B; E: b: t2 ^  S1 X或許改變M6-M7那一路的電流值是一個辦法 但我在想有沒有其他的方法?
6 G1 A7 A8 N  T& u2 r
3.由於應用上需要較低的輸入和輸出電阻
) I1 s+ v; u$ j* {
可能在目前這個架構輸出的地方再接一級source follower

# P( R& U9 }. a  r; ~/ I如此一來或許我可以讓最後的OUTPUT偏在VDD/2而不受限於M7的DRAIN電壓

7 A% i+ B! V! d8 u但又想到一個問題 版上最近好像有人問 但又有些不同 在這邊問一下
2 B+ z+ n5 i7 D! b2 x
假設我最後成功讓OUTPUT偏壓在VDD/2了 但假設某個元件會飄移+-10%
+ h/ \( T) T/ @- E. X
例如圖中的R 我模擬發現當他飄 我OUTPUT偏壓在VDD/2就完全跑掉了

+ |1 z8 I, C* q! n7 ^- c- c有沒有辦法能夠固定OUTPUT的偏壓點不會飄掉?
; X! t; v9 w0 V
/ t- d( e) V& r; m' I  x暫時就這些問題 敬請各位前輩不吝指教 感激不盡
3 I0 T$ O! I* I) M, T/ D
+ f$ H+ V) v  G6 x: ^: p目前有發現我回授接成正回授 或許會改接另一端變負回授做嘗試
6 ?$ `% x+ i+ P  [9 b2 I: O# Q
' q! ?. R' B; i  z8 l: \. a/ s但還是想知道偏壓的問題點