積分器問題

jghn

用2階OP接成積分器 輸入用理想電流源 複製電流到in-(n1)端
這時發現 n1節點 會強制 拉到將近vdd 使......虛短路失敗,
  v1 ?9 p& o0 w2 _" G9 E9 {& k請問有人知道這問題怎解決嗎?
; B& \/ H* ?8 g8 O% p; A# f* R

***************************
***********smd tt**********
: H3 L1 J& S0 }* ?! B0 O9 E8 {% k9 |.prot
.lib 'C:\synopsys\lib\mm0355v.l' TT_5V
.unprot
# F# d9 k2 x; I; v  f.global vdd gnd
" c+ v4 e1 O7 Y9 |************VS**************
vdd vdd gnd dc 5v
vin2 in2 gnd dc 2.5v
*********************
****2op
6 U7 T0 q7 q! L9 ?9 |.subckt opa  in- in+ vo  vdd                                       
9 `# n2 _1 X5 ?5 y1 z# s  mb1 a a vdd vdd pch5    l=1u  w=10u m=2               
7 j% k  D- n, u4 A$ u  mb2 b a vdd vdd pch5    l=1u  w=10u m=2              
  mb3 a b   e gnd nch5    l=1u  w=10u m=2               
  mb4 b b   c gnd nch5    l=1u  w=10u m=2            
  mb5 e c f gnd nch5      l=1u  w=10u m=6      
% C5 q1 O2 `. l+ O  mb6 c c   gnd gnd nch5  l=1u  w=10u m=2      
  R5 f gnd 3k
) ^( P6 Q" U: k' p   
2 u' a: k' x$ L  m11  n1 a vdd vdd pch5 l=1u  w=10u m=9        
9 @6 I% u1 b* Q$ M  A8 B! F  m12 vo a  vdd vdd pch5 l=1u w=10u m=45   
, @- I0 S+ N% ]& ~  m7  n2 in- n1 vdd pch5  l=1u  w=10u m=4                             
' x  Q7 {% I' P) `1 k- a4 U! B0 ]  m8  n3 in+ n1 vdd pch5  l=1u  w=10u m=4
  m9  n2 n2 gnd gnd nch5 l=1u  w=10u m=2               
  m10 n3 n2 gnd gnd nch5 l=1u  w=10u m=2               
0 }3 n! O' _' d' A5 ^3 u% ^" @/ q0 t* o4 O  m13 vo n3 gnd gnd nch5 l=1u  w=10u m=17               
0 v- o; j0 U# R5 v0 O1 [+ D$ k" T  CC n31 vo 0.5p
  mc n31 b n3   gnd nch5 l=1u  w=10u m=6
/ }$ k1 Y( `  n: {.ends
7 c9 [: A0 n4 B*******************
*******SDM**************
xop3  n1  in2  vc1 vdd opa
  c1  n1  vc1 2p ic=0

iref n2 gnd 100u
% Z! t5 b1 T- ]' C3 ]7 `8 o m1  n2 n2 vdd vdd pch5  l=1u  w=10u m=2
) I# R, M) m! G m2  n1 n2 vdd vdd nch5 l=1u  w=10u m=2
' B% b3 j1 S) ?0 J* t7 l- @, r
# y1 m4 d- q! u5 b$ n
* _% `0 T6 `: r% E5 j+ j) l
) d& n0 p; v, i' x: P.op
.option post
7 H) B8 }/ @5 J1 t- x
1 I) e' Y: h, O' k4 ?$ T! D6 d.print i(iref) i(m1) i(m2)  
4 h* d2 N2 W- K! h$ r& \.tran .1u 50u
+ n! _' R6 h2 U; M' K8 z  y6 U
8 t* ?" _3 z9 u* P.end

finster

貼個電路圖和模擬圖吧,這樣子比較好判斷分析
/ e7 t/ Y6 l+ i$ M若要從netlist file去重畫出電路圖,很費工的

card_4_girt

) ~( A7 k& m3 E4 l& j關於您的問題，我有幾個想法，希望能幫助你：
2 [  F2 Q4 W& ?9 x8 Y5 ~4 }1. 圖一是從SpiceVision放你的Netlist進去後得到的電路圖，很明顯地可以看到你的電路是先經過一顆PMOS(M1)以及一顆NMOS(M2)
! s* U: J% i3 y) g2 H' q" W1 M5 {    如果您是希望把電流複製到n1端，應該是採用PMOS的電流鏡電路，而且很明顯你把NMOS的Source跟Body都接到vdd，這樣就不是電流鏡了。
" M0 S# l: i. @    如果要做CMOS的電流鏡，NMOS的body較常接低電位而非vdd。
+ ?! a! s& g) V" ~5 L4 m0 z# Z

↑圖1

2. 如果今天要取樣電流，我會加上一顆電阻在n1端(爾後以rsample代替)，根據電阻對地的壓降以及阻值可以控制電流要多少
    再說，理想OPA輸入端沒有電流，如果沒有加電阻取樣可能無法讓OPA兩輸入端達成虛短路，我有試過不加電阻跟加電阻後電壓的差別，確實會改變。
3. 取樣電阻rsample的阻值計算部分，假設OPA的n1與in2電壓均為2.5v，電流是100uA，所以2.5/100u=25(kohms)，當然還有其他要考慮的因素，可能比較小。(這裡用23.8(kohms))
9 g7 F' @2 N* ]4 d' c- C
2 v1 C# Z6 _! a4 D9 O底下的部分可以與圖二相對照(多加方波Vin3製造輸入變動來看積分器的作用，ac source作為AC分析用)

↑圖二

4. 一般的OPA積分器，是由RC所組成，所以姑且加一個r1在n1端，使原先的rsample改到n3端，V(rsample)變成V(n3,gnd)
5. 如改成Practical Integrator的樣式要再加一個r2(跟c1並聯)
+ \' q  ]( r; i3 h2 z3 t6. 為了確定積分器是否能用，在rsample的底下接一個方波看暫態響應，再接ac電源看頻率響應，這時V(rsample)改成V(n3,n4)。
% n1 B. K2 m1 _. P% R$ B
如果3-db頻率為10kHz，1/(r2*c1) = 2*pi*10k→r2 = 7.96(Mohms) (取8Mohms)
Crossover frequency為10MHz，1/(r1*c1)=2*pi*10Meg → r1 = 8kohms
! I7 C& R7 F8 E" b8 _9 B# q
圖三為單級Practical Integrator的暫態響應
( w0 o( ?! j& S; b& ]

1 K# w) y; B. S+ k$ A% q

↑圖三

: q6 J6 {! m! {7 ], p8 S' l圖四為單級Practical Integrator的頻率響應

↑圖四

儘管只有單級的類比積分器，他的DC Gain仍只有853(或58.62dB)，跟預定的1000(或60dB)依舊有一段距離
8 C5 n- M. n- I8 H5 f
) W3 Z/ j4 I" {5 l' Q) A# U* n圖五為圖二電路的暫態響應

↑圖五

+ D0 l7 u6 {0 s+ e* W% _6 I圖六為圖二電路的頻率響應

# l' h# N* a- b1 U3 B5 z

↑圖六

+ Y& C+ U# O% I; B6 g因為前面多了電流鏡的電路，輸入阻抗增加使得增益降了下來，如果你覺得需要補償就自己找些電路試試吧！

/ A9 ~+ N3 c4 x9 {6 Q! q另外，關於SpiceVision的部分，eetop有PC版(內也有Linux版的)，不過很大的，我稍微提供一下網站，你有興趣再看看。
eetop: http://bbs.eetop.cn/viewthread.php?tid=290402
& G/ A6 I# g& s9 }' v6 _* }如果你覺得太大就用另一個，但不含Linux
6 B8 a# T6 K( O4 h/ Z2 P& {4 [https://sihhow.opendrive.com/files?66407967_oHncW
最後附上sp檔供您參考！記得修改Library File及其路徑，還有PMOS與NMOS的Model name改成你的Library File(.l)定義的名字，以免跑不出來


如果你覺得圖不是很清楚就下載下面的檔案吧！
! h/ x$ f5 F! M3 b
2 o( P, m* `2 x* Z( e  x
這樣的結果不見得能滿足你的需求，但希望能當作參考
  E4 d$ f" T' I9 M7 d: ^+ f8 M8 C0 ?如果你覺得還有更好的電路可以改善上面的現象，也可以拿這些sp檔去改看看