關於偏壓電路

adamsnet

小弟想請問是有關於op bias的電路
6 X* L; F4 \% P2 J1 v' `: P
各位前輩有什麼訣竅嘛?

畢竟很多偏壓電路 一開始不知道想採用哪一種

能請各位推薦書(最好是有說設計的步驟)或是一些起手的想法

8 r( v2 g! R! _! f' M小弟我不想只照著學長的例子直接拿來用
" l3 _% A; @& w
$ e/ Z0 y: t8 E- H" D2 T) M. y因為感覺那不會成為自己的東西!!
4 y/ m/ y" {$ }& d
感謝~

jackrabbit

您這問題, 還真讓人不知該從何答起
0 v8 h0 E) H* Q, ~/ S# }! i' }建議先看一些analog design的教科書吧!!
Allen那本講OP講得挺仔細的, Razavi則是必K, 有餘力再看Paul Grey, Martin, Baker, Sansen的教科書
多看幾本, 看每個人不同的解釋方法, 能幫助融會貫通!
簡單說bias電路是用來設定電路的操作點(operating point)~

vjc5

一般OP BIAS必須有抗電源擾動, 與不受溫度變化
教科書有很多這樣的電路.

finster

目前最常見的是constant gm以及wide swing bias這兩種方式
然後再搭配start-up的電路
另外,偏壓電路一般是提供偏壓或者電流,如果是電流,那會比較在意psrr和溫度
若是電壓,那需留意搭配偏壓電路的其他電路的size與matching,如OP Amp,如果OP Amp的size和偏壓電路的mirror元件size沒有等比例調整的話,那偏壓電路或者OP Amp即使設計的在好也是枉然,因為在一些power supply, temperature, and process變動下,整個performance就會漂掉,而這也是極為重要之處

adamsnet

感謝大家!!!
基本上樓上各位前輩說的各種特性我都知道
只是要如何把它切確的轉化成電路
0 U# L% f/ e% o& _: v我的意思是
+ r* S6 t& N/ a6 M; L+ F假設今天我op共有7個mos疊接(3個p 4個nmos)
) ~- f* g! E" s$ X1 H8 i那bias電路應該也有6個不同的電壓準位出來對吧?
(對應到同level的mos的gate端 扣掉input的mos)
那bias電路中應該有三個pmmos
一定都是pmos最上面那個的gate拉到下面一個pmos的drain嗎
還是會拉到最下面pmos的drain(等於橫跨過中間那個)?~
- K8 N9 j+ [: i; Y: t, a像是此種架構性的問題~
! w( T; x# G1 |( s. Y  K1 m非常感謝各位前輩喔!

shangyi

你應該先搞清楚 "pmos最上面那個的gate拉到下面一個pmos的drain" 跟 "拉到最下面pmos的drain"
# T4 ~( b% w+ P的差異跟目的是什麼?
& U" Q" \" ^6 u. l' M還有你的OP疊接這麼多MOS的目的是什麼? 需要六個偏壓點?
9 r) a0 s2 M% s/ R* dop操作電壓範圍是多少? 此op有什麼特殊應用?
3 \0 Q' S: B) ^9 {  n上面的東西可以在上面的人所推薦的書上找到.
bias 電路是廣泛使用的電路. 你想要創造新的架構 ...又有很好的特性...很難
! t7 G7 l: e  M5 g: m5 f, m一開始採用書上基本的就好  若不符合你的應用.. 再去思考怎麼改善現有的架構

game750219

建議你去看CMOS Circuit Design - Layout and Simulation  R. Baker 這本書的23章
1 i: X% V. M- t: x! {
7 P0 M( u. d& x' e裡面有幾個基本偏壓電路
/ B: c6 `" u: O9 ^, J* D1 X
也許對你有幫助