日期:2010年8月19日
: X4 F4 t9 M* r) }( E時間:13:30 ~16:50
2 Z; w3 A3 @0 U. E; e/ I: Y地點:工研院 中興院區9館010 會議室2 W: V7 d# X% |; W2 A. C
指導單位:經濟部工業局# b& M7 ?0 R: O' ~' G: [- a4 u3 Q7 ]4 b
主辦單位:工研院 資通所6 B) H2 _ {) E5 F3 H! l# e
8 @9 R9 t4 H! tESL (Electronic System Level;電子系統層級) 設計方法近年來蓬勃發展,今年更是銳不可當,雖然已有標準出現,但各種技巧及工具仍是屢見不鮮。為了能讓國內晶片及系統設計者能了解ESL技術和趨勢,擬於8/19舉辦一場說明會,針對ESL合成、ESL應用、ESL模擬、及ESL趨勢等,與業界專家分享技術成果。
" h+ Y# {% f) h7 V; C5 v; C8 f4 S. m( ]+ J g a( o( U
議程: 時間 | 內容 | 講員 | 13:10~13:30 | 報到 | 13:30~13:35 | Opening | 13:35~14:20 | It’s Time to Shift to High Level Synthesis - An Observation from GUC IP Design Experiences | GUC 蘇培陞博士 | 14:20~15:00 | Assisting Tools for Android Based Embedded plus ASIC System Design - From Virtual to Physical | NCKU蘇文鈺教授 | 15:00~15:20 | Demo & Break | 15:20~16:00 | Parallelization of OSCI SystemC Simulation Kernel | NCKU蘇文鈺教授 | 16:00~16:50 | ESL Global Trend - A Glance of ESL in DAC | ITRI葉人傑副理 |
線上報名網址:http://seminar.itri.org.tw/onlinereg/RegAdd.aspx?msgno=52100011&flag=N |