Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 18555|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local]' S: o$ ?! j# b6 ]$ E; l
看一下有沒有用^^
5 Q" B& q+ A3 A我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..3 W) |; D. U6 |1 f! j
1 e8 p0 _: Q& G0 W0 [' ]
所以建立過behavior model
( ^7 l) @& v+ P' Z  }9 u5 t0 z) S1 ?3 v; a; J! z' Y) U* K2 K
希望對你有幫助....
; |& P% J, d( K- a2 N
( J9 v: z$ f% K" x* g8 h, p. F4 {, L8 _若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用6 w( v7 X: V( A0 C7 |. X- ~
http://www.mathworks.com/matlabcentral/fileexchange/
2 K! \* `$ c2 C. U: m$ V搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!
  T' E) X5 K" N0 ^
. @+ e5 H. d  Z先抓來看看喔~
& n2 ~  h, h: d% ]  j1 m5 J- G6 F1 ^2 O1 k- r9 Z3 S2 O
感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」7 B7 L& U. [0 ~; s5 P, E) p8 D) f
裡面都有對simulink model 有所著墨。: i* ~; o5 h% ]$ w2 s! T+ }* j: R% H
另外,我發現不只有simulink可以做behavior的模擬
9 S3 H/ Q( S. X/ K; G在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的
$ B4 E; U3 f# S# M5 `) m/ I& sbehavior model喔!4 y7 U$ F! G! Q

$ F5 C0 q7 G1 T, s4 S  R! O& E, M你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错
/ F  }) M, M. c* l' L不知道对你有没有用?& d; [9 A0 L: X' X6 h( h
Analog / Mixed Signal Examples
0 k0 g. _  D2 z2 |- k; ?9 U" p
+ z; J2 G6 ?: l1 i  {9 LBehavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples0 O3 }1 Q: T) i* B& ]1 D4 K
: j8 [0 F* G7 e- e  x: N& h
Behavioral Models of ADCs3 E' ~/ h6 q6 n9 s! s/ D
\ams\sampling\; sampling_101;- e& @$ M( L6 o( {: I2 a* J+ \
     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    5 u2 ~) e' S6 `' ?
     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    
6 O4 B# F' K$ O$ o" f9 q, `     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    ; ?1 Z& r/ F3 A# E# {3 N8 B0 b
  
0 O! Z% J2 R# Q- a! E" _Behavioral RF
0 J' ^1 M) b2 D( ]  d, F7 E     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;
. W: w3 l* A) `9 r! T& N& n5 u8 m     
! I0 M+ s1 S) v! rPLLs
% b8 [7 _, F# C2 B     VCO with phase noise                                                              $ cd
2 Q. U$ R3 i  W- A     Pll  with freq domain instruments                                                 $ cd \ams\pll; & x; H9 B2 g: }9 @( f2 }, ?1 {6 x
     Pll  fractional with analog compensation                                          $ cd \ams\pll; + }' I3 x# }/ i# \
     Pll  fractional with digital compensation                                         $ cd \ams\pll; . }1 _7 p3 j2 x7 w+ s! k
     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll; ) N3 x2 j( y, n/ H$ f: l4 o6 `" g
     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;      
' }) R! n* v3 ]8 \/ O) K4 s# E     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM
1 M' d% c# a9 O3 v9 G$ n: D
8 H# q9 _6 Z1 B2 S! D4 ?1 j& E& Z6 \! i
    謝謝分享
$ {  d$ r. `& d& f" ]design 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享
3 E( |- }# I9 Kdesign 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE: r  v, n4 D8 ?& B+ s
才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM # z. z3 y: L( c& X3 v
- r6 W/ x# ~# q& F
. O9 V; g1 C  |) F$ x- p, j
    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-1 05:04 PM , Processed in 0.144518 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表