10 Chipcoin
有沒人有類似這個的疑問?
7 h2 d' T! h4 _2 c Can someone tell what are the different EDA tools that exists?
2 s, L0 L( t* L ( a' R; H% g8 [3 j8 |1 S
本版這些主題(投票、討論)你都看過了嗎?
. m, R0 s( ]! p3 J7 G) G
& N- r. C; {7 M0 {( w; Y1 `% l EDA戰雲密佈!RD戰力分析?
) M. ^8 Y) `0 n) Z B 實現65 nm設計需要購買哪些DFM工具? 8 s( ?( A0 _3 B; a9 v# }6 J
DFT 使用工具調查 DFM 工具戰力分析 & p0 B; h( J! J$ U
Cadence軟體工具介紹 Synopsys軟體工具簡介 ) S" \" d, |0 g' u7 p( w9 k- n7 Y
預測2007年十大熱門EDA議題
% ^$ K' P! {1 n! J* v 9 O/ B7 m d9 A3 X1 P
EDA Innovation through Merger and Acquisitions 6 k! y: s- b- {% S/ Y
' i4 C/ \, t$ e& j) X+ E& [2 s
/ X/ A3 J! B! W3 I- o- _4 f
+ y1 \! i4 ?! R2 ` 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?+ K" T" _( r/ n" ?0 M* Q' @: v
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : + ^; M X' ?/ c/ C
8 i! C) s9 O! m3 f7 u+ H3 Z# P6 G 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:4 Q& |: A! N/ O) a# ~% `
: m2 ?) C( V/ @3 s+ w 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
% E5 @; d8 p, k; w( G/ r 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
/ r8 ^7 X* ?' X, G 3.激勵方案:也許...
' Y; {2 b8 k. r: s Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
1 C4 {$ u* M" R# _5 Y J2 U chip123 在沒有 APR 討論區 : . l! p R( K- H+ M5 _
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. % a8 q! e9 _6 ^# c# \) f! }
+ `; v4 k9 ?% w. L+ D" _: q( `& d chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
, v: w4 z9 [0 g) }- K
; z: C' A+ W+ _2 S: r6 r EDA 電子設計自動化 4 E( y& [- r0 m+ z; K
Ø ESL設計與模擬design & simulation 8 c! D/ L! B% d8 p5 y$ N
Ø RTLsimulation
1 U* J8 [2 L+ b) E. c9 C Ø 邏輯合成 Logic synthesis
4 t/ C3 K7 U; z8 I( ?( P" V$ \ Ø IC 實現 (Implementation)
1 X& a' x1 k+ Y/ f/ R9 h Ø 定製佈局和佈線 Custom layout
R* O( A$ }+ t5 S2 m3 G6 P Ø 設計規則校驗 Design Rule check
9 g& }1 `4 q; s+ o Ø 解析度增強 (RET) 技術
+ U2 v* _- k" P& Y2 w. F# K Ø PCB 版圖工具 layout tool ; e2 c1 z: v2 E) R$ g5 ]* v
Ø FPGA 整合
9 \# Z; m9 X0 J% x# `8 T6 k' E
# X0 H. o( s$ }, ^$ e) k' {! ] EDA Tools 的次分類 3 s/ W' Y; w# P' x2 x
0 K) ?5 y0 @* M' ^, T& @
RF Simulator ( Xpedion )
G% F7 ?! u8 L% s# e/ C Transistor-Level Debug System ( Sandwork )
* O. Q3 Y4 v2 S5 \# @ Project & IP Management ( Synchronicity )
" A* R& z( X& f8 E1 g HDL Simulator and Designer Series ( Mentor )
9 W) L2 P+ G& c) ~3 D# g5 i Characterization ( Magma's Silicon Correlation Division )
- `9 J: P' D% I" u( P6 i PCB Layout & Signal Integrity ( Mentor ) 5 e: U0 f. q4 [! R4 h1 o
Physical Synthesis and Prototyping System ( Sierra Design )
( Q* F7 ]$ L- M3 g i& k$ Q Automatic Constraints Generation ( FishTail )
; }$ X! s4 }# m5 K Verification and Emulation ( EVE )
0 `% a2 s0 x( S) t. `% s; ~ @ Power Analysis ( Sequence ) ^) E: d) G* r+ w; t; l
Integration of OrCAD & PADS PowerPCB ( Precience ) , E3 ^# Z6 l. d! n: {9 V. P
Component Obsolescence & Supplier Management ( Precience ) $ o- C4 y+ q& w2 z1 w# J
PCB CAM ( WISE Software ) . d/ |8 \* o$ v: {$ h; A: `7 @
7 a1 b2 w4 @6 T8 F" P+ L: j/ M: G* f4 o
EDA環構服務
0 Y6 X% v* Y/ M- i# {( x http://www.nspark.org.tw/nspark/EdaServiceAction.do
" ~( _1 E* D E
我來回答