請教 Band-gap BJT 如果 layout 不 match

yalon

有一問題想跟大大们請益??
: V+ b* g" F2 f( A% Y( G如果是 bandgap 內bipolar layout 因製程變異; 導致silicon 上所見 並非如 cuicuit 上所建 1:8;
* W& i; v1 ?# E. h2 ^
  M5 v7 G9 Z% A  X4 k% h那麼在 silicon 上所見到的 reference voltage electric 特性會變怎樣.

歡迎大家發言...
謝謝


以下是 bandgap voltage reference 的相關討論:
- U2 R( P+ v* ybandgap無法將壓差降低  
bandgap voltage reference?
關於CMOS的正負Tc
如何在CMOS process 中做好溫度感應器?
3 @9 t/ c- B2 T5 X" m9 z請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作
/ ?8 O# k# `! ^1 i- {- `( _4 i

. b3 N; Q! r! H' R
[ 本帖最後由 sjhor 於 2009-3-17 05:54 PM 編輯 ]

semico_ljj

1：8的设计一般不会出问题的，倒是Res的matching倒是要注意

yalon

Dear S 大:
7 i5 t- i1 f5 a6 B- g 怎樣說 為何通常 bjt 不會有大問題 ?
例如 九公格內的單一unit 是 1umx1um 好 還是 10umx10um 好 ??
3 _. V! O  r' |
4 G. G4 d  ~+ f! P3 e- G. H如果沒選好 ....影響有多大 ???
9 m6 O" Q3 E* d& j這能用 monte carole 來仿看看嗎 ??
( I- N# d& N- z( v8 Z. p* O
% x5 C4 N% [; q+ i多謝.

finster

我個人都是選10x10的BJT
以前我們曾從HSPICE Model來看,發覺到10X10在溫度係數上相較於其他size是比較穩的,不過,各家製程廠不見得都會是這種情況,所以,必需以各家所提供的HSICE model比較後才會知道
至於1:8,若沒有照九宮格的layout排法,在製程上是不會有問題,但出現的performance可能會有一些小問題,但影響多大,其實很難說,畢竟T公司的技術比起其他三級的製程廠技術來說,這些小地方就決定了T公司的價值存在,有些三級製程廠所提供的HSPICE model還不見得很準,有時還得下test key來驗證一下它的HSPICE model的準確性
至於monte carole能不能模擬出來看,當然有辦法模擬,但成效如何,其實還是得看製程廠的技術和提供的model

semico_ljj

是的，一般Foundry提供 5×5的；10×10的；20×20的。实际可以看情况！取10×10的是面积和精度的折衷！

異星人

我曾經下過顆包含BJT的Bandgap電路

$ H% h0 l5 Q1 r只是測量晶片時

  S) a8 `% i, d3 Uperformce降低相當多啊
) h' ]- F, m' z
7 M3 a# N% E" q: y而且BJT有match到
2 a3 F; a0 l' f2 f9 U. ]2 Y
  ^% a  u6 X, [你可以注意BJT Bandgap是否相當的關鍵重要

4 a& l) s' T4 ^/ Q再去考量電路的Layout架構

erdong2000cn

match对电路影响比较大，如果要降低噪声的话，需要选择较大的bjt，我们选的一般是10×10

semico_ljj

Area 越大，matching 越好

liangshangquan

5×5和10×10在面積上當然10*10的match更好，REF的離散性更好，另外由於E面積的區別，會造成BJT的vbe有所差別

nesty.tseng

我的看法是...如果你需要很準的reference電壓
* e5 ^, Z7 C2 c  F: z8 E' h光想靠layout matching是很難的
多準備一些trim吧
& L7 F) A9 {; d* K基本上1:8已經是ok了
6 |5 L$ {6 L1 m# @/ C重要的是你R的layout跟type

gimayon

有種 疊2層 pnp 的 bandgap 架構

  b3 F3 u, p& S2 p6 V" q5 ~有高人說對製程偏移影響較小

/ Q0 z. j  S5 F" K可惜我只看過 run過  沒實際下ic回來測試過...

dyjguilin

其实可以通过仿真大致的确定一下影响
不同结构的BG对器件的敏感度是不一样的，可能BJT的变化并无太大影响，也可能有毁坏性的作用
/ l' \( B$ o" B仿真中一般有dc sense仿真（好像主流的仿真工具都有）
尝试调试一下期间的参数变化（需要design rule和fab库文件的支持），看看那些器件对BG影响最大

guang3000

我们公司的bandgap不用trimming , 加上一个电压跟随器（测量用）， 电压变化是正负40mv , 架构还没完全看明白，这个bandgap性能到底如何呢？

u8912017

如果是我的話我也是會選擇使用 10 x 10 的 BJT
" x2 F7 S- g) D3 g6 k1 b" q
7 \  V/ N3 p2 @, D6 S, g; z: s原因無他…因為layout area比較大，所以gain到的 delta offset也會比較小

另外，bandgap的分壓電阻我到是覺得還好…因為他是ratio式的

所以即使process飄掉的話也是一起飄向同一邊！！！

jesseyu

The area of emitter will have mismatch and is proportional to the BJT size, thus bigger is better. Also, the bigger the area is , the less sensitive it will be to the current injected.

donothing

回復 13# guang3000
- f  q/ V( g9 X7 P$ k2 z2 n/ g
  P, d* ~' _; X' u3 u    請問一下   在 Bandgap後加一級的 op buffer , 量出來 40 mV 是一堆 IC的量測值吧

    這樣子不是會把 每個 op 的 offset 也包含進來了嗎 ?

5 X, Z: K$ {& N% G    有的剛好與 BG 正負相抵, 有的剛好累加, 還是我的解讀有錯呢?

2008ql

回復 2# semico_ljj


, B* [, c3 c% d8 p! z- I$ ?4 ?dear semico_ljj，
我現在做bandgap reference,覺得連接電阻的metal,以及電阻到地的metal對reference輸出的溫飄有較大影響。請問以您的經驗，這種影響大嗎，有什麽改進的措施嗎？
) m5 ?) o( G) X) q. F" K& \& [, H還有從postsim的結果推斷，地電位應該是向上飄了，有這種可能嗎？
能具體介紹一下您說的電阻匹配嗎？
謝謝！
7 ?  I. F9 n* \0 g; {! F7 [也請其他各位高手指教！

jsp0520

相同面積下我再公司作通常會選能畫到16或25顆的尺寸(2X2, 5X5, 10X10)
& S5 ^) |3 T8 I& T科數越多OP_OFFSET影響越小