|
■ 本書特色. n" [8 }# w0 y% B
3 T' @; f8 I7 O
1. 本書以SystemC來說明VLSI的新設計型式,並將JPEG編碼器為對象來解說SystemC的系統開發範例。1 b7 |7 o9 Q' `5 d
2. 本書除了說明SystemC的程式語法外、也清楚的將模型描述方法、SystemC模擬驗證方式以及行為合成的使用方式,由淺入深的說明,使讀者更容易掌握現念。 # F/ R5 T- W, G% a1 _( B" E
- V1 P7 b6 g( S" o [7 j■ 內容簡介
. G4 |% h5 t% d7 b! t m: U' x/ @8 O/ Z; z/ `. E! K& `
本書是使用SystemC來說明新式VLSI的設計方法,SystemC描述VLSI系統,是以單一模擬核心,高速驗證系統整體,此行為自動產生硬體之新設計型式,本書在說明SystemC的程式語法、模型的描述方式、SystemC的模擬驗證方法、行為合成的使用方法後,再以JPEG編碼器為對象來解說SystemC的系統開發範例,而本書內的JPEG設計範例是由東京大學大型積體系統設計教育研究中心、Cadence股份公司、Synopsys股份公司以及日本Motorola股份公司協力完成。適合對C++及VLSI設計有興趣的人士使用。0 c8 ^# g! f# r3 @& ~$ F+ P
4 A2 ~8 ^1 r6 \% O. O2 O7 T. E5 o1 `4 J4 q* z# ^! J
2 J3 }5 C& c2 }3 Y
■ 目錄
& O( W4 t$ u9 D! S- z0 B& W6 \- k2 N
第1章 C語言設計概要* e9 E3 G5 q2 f
1.1 C語言設計普及的背景1-1% P1 U) E, c6 E
1.2 何謂C語言設計1-39 f( A# h4 L5 C
1.3 C語言設計的優點1-5% }9 L4 [5 Q: j4 \' A/ c+ F# M3 Q4 J1 E
1.4 SystemC概要1-7" z3 Z5 ]2 @* P1 e: L# D
第2章 以例子概略說明 M, v' K, j0 q9 O
2.1 顏色轉換電路概要2-1' u7 N& {4 r! a; u8 g" g c+ }
2.2 以C/C++描述運算法則2-2
4 P3 A% e' y% {! B2.3 以SystemC描述UTF模型2-7
% @8 S9 `) d* M' O8 j, K$ X2.4 UTF模型驗證2-147 |% g1 e( [! L! `7 }
2.5 以SystemC描述BCA模型2-155 ~ L! Y$ ~# r5 y! C
2.6 BCA模型的驗證2-19
# I. e* x! f, B# K2.7 行為合成2-25
9 @- D( i" B7 v- C2.8 RTL模型的驗證2-27& P5 r7 t4 z/ t* J$ k) R0 ?6 j6 y
第3章 SystemC語法
! j( l0 w! {4 o/ x5 }3.1 模組/SC_MODULE3-1
- d' J s$ L* v! Z% P ]/ J9 {3.2 埠,通道,事件3-4
, |8 v; b' D# l8 e3.2.1 訊號埠,訊號/sc_in,sc_inout,sc_out, sc_signal3-4
) ]2 R7 Z9 N( L2 m; P3 o3.2.2 FIFO埠,FIFO/sc_fifo_in,sc_fifo_out, sc_fifo3-85 ?# F5 q: [& T) ^. z# r
3.2.3 事件/sc_event3-11
0 S7 B# i- h" H5 l2 m2 l ~3.3 型式,運算子3-13. Q4 x' K$ O; C; T u; L3 a4 v; m
3.4 行程/SC_THREAD,SC_CTHREAD,* Z! p) i5 p0 X* [/ O7 j8 o
SC_METHOD3-16
* k! s, U! o5 Y( p% W: L G+ \3.5 範例3-22
' b" o) v) V, \, ~. z V4 o第4章 以SystemC描述電路
/ s, I# a5 c, e3 M; ?: j, @4.1 模型的抽象描述方法4-1
6 z7 n- @. h. f/ X# X3 I1 r4.1.1 UTF(無計時函數)階層4-2
8 U5 _! P) i% t' o4.1.2 TF(計時函數)階層4-5
7 D, Y* a4 S! N& t: Z7 R4.1.3 BCA(匯流排循環準確)階層4-6
! S1 i% @: V9 S. A) h4.1.4 CA(循環準確)階層4-9
# Q! x5 |- b7 {1 N6 {4.2 微分濾波器的電路描述4-11. O; }- F$ N/ ] c, c; J7 m* {
4.2.1 微分濾波器概要4-11) a2 S7 L% W( ~
4.2.2 SystemC模型的濾波器結構4-13* H5 e* l+ w. a3 Z4 U- d* s' a
4.2.3 UTF描述4-14
) Y; I9 t1 S7 c6 N) ~& C5 e( a4.2.4 TF描述4-173 K+ X0 b+ m+ [' Y2 m/ `/ B2 S9 Q. ]
4.2.5 BCA描述4-19
* B. |$ z7 [) ~% g0 Q5 E4.2.6 CA描述4-23
4 H+ I/ k3 ]0 k* @0 o: L2 x5 i( [4.2.7 階層描述4-29
; X- I, ~- {+ u第5章 驗 證
' Y5 b+ O0 y9 ?9 }5.1 SystemC主要函數的描述方法5-1
7 A& k5 w1 B& S5.1.1 SystemC主要函數/sc_main()5-1. M/ K% ^3 J, M
5.1.2 時間精度設定/ sc_set_time_resolution()5-3
) {' P* `; H' N6 E5.1.3 時間單位設定/sc_set_default_time_unit()5-4. D3 {& N6 K) W# N: `% T( n
5.1.4 時脈宣告/sc_clock()5-4
: E' [6 f( }. t9 W* ^2 ~5.1.5 軌跡/sc_trace()5-5
( T, E& q& _5 X% L0 w. B% ]5.1.6 模擬控制/sc_start(),sc_stop()5-5
( K2 j \, c) `* I5.1.7 模擬時間/sc_time_stamp(),sc_simulation_time()5-6) o- x& Y8 F7 X
5.2 模擬順序5-70 r. L1 W3 [! x; U9 k( o
第6章 行為合成, T; E& t4 a1 ^5 P+ c
6.1 行為合成概要6-1% U# `4 I$ N- R- N2 u8 D3 m- j
6.1.1 何謂行為合成6-1
) ~# O% G: |; I+ }$ C5 I# R6.1.2 邏輯合成和行為合成的差異6-2+ s2 {$ J' i) t$ b7 A
6.1.3 行為合成的優點6-4
8 k1 y! E3 `% w k' x' D6.2 行為合成的處理內容6-78 p" i, h, l8 H5 |/ x
6.2.1 輸出入關係6-7& b) K) R7 }+ U9 R
6.2.2 行為合成可能的描述6-8
" b3 _ i1 B6 G6.2.3 輸出RTL結構6-10 j/ V7 \5 n( J9 t( R
6.2.4 行為合成中進行事項6-11
( o, J ]/ m+ O8 i0 o$ `9 I, s6.3 使用行為合成的設計流程6-15
! a0 G8 ]$ Y5 n/ p/ s4 Q6.3.1 硬體規格的決定6-15
! N9 T6 E' ~- a4 I( T5 ~# l6.3.2 行為合成可能模型的描述6-16
/ s' S0 H& S; w: _6.3.3 測試環境形成╱行為合成前驗證6-17! i' |8 B$ ~2 i2 P
6.3.4 進行行為合成6-17! ~( }7 A$ x! p1 P5 w( P% F
6.3.5 行為合成後驗證6-17
( |: Q; v4 z" e$ H6.4 如何使行為合成成功6-18+ m7 K) H) f( E& I8 Z
第7章 JPEG Codec的設計
3 Z' H) _2 p1 F8 E" z7 ?+ l7.1 JPEG概要7-1
( b1 ]/ l8 }" X; ?4 t7.1.1 何謂JPEG7-1
6 X9 X3 H7 x. r& u$ Y9 Y7.1.2 JPEG基本方式7-3, I/ ]% @2 Z) E2 c% j ?
7.1.3 編碼,解碼例子7-42 m; n* j% J3 N) L# M
7.1.4 DCT/逆DCT7-5
$ n! l. [6 m9 U7.1.5 數位化╱反數位化7-7
' d: e }+ Q. t4 Y7.1.6 熵編碼╱熵解碼7-8
0 O5 {: L8 \; h! X6 [5 F7.2 運算法則描述7-10
& x7 w1 N7 X' J: z7.2.1 IJG的JPEG編碼解碼器7-10; g& u' B3 _( c4 A; x7 J2 ^
7.2.2 JPEG編碼程式概要7-11' K1 {, J, Q) w, ^7 V+ Q
7.2.3 函數構成和資料結構7-14/ b+ G8 {( k, w% t6 Y. J
7.2.4 源程式的說明7-16. K0 A6 s& A: f9 ^3 a. |9 E
7.2.5 DCT運算法則最佳化7-202 b$ U$ A% a+ ]7 Z4 n+ Q& x
7.3 SystemC描述7-27" A* m8 G, W8 `: V4 }. }
7.3.1 模型構成7-27
( k# H: i% b7 ?/ w( s8 d) s5 t. a7.3.2 檔案結構7-29+ _) ~! r% m7 `, W& k) T' v
7.3.3 源程式說明7-30% x5 S7 e9 v+ H- Z2 q; b
7.4 驗 證7-40
3 O1 ^* {8 y6 x+ ]; O7.5 行為合成7-41, y6 m+ ~. @: L
7.6 FPGA操作確認7-420 f' ` d; @7 \) h; k" d
7.6.1 設計流程7-42
! i- O3 f8 F1 i7 X: q+ Z/ {2 N0 d7.6.2 RTL驗證7-43/ b. B6 y( d" I2 N/ j0 V4 Z' ~
7.6.3 邏輯合成結果7-44
2 \( S: u2 |/ w" Q7.6.4 佈局連線結果7-46
/ [- p/ O7 o$ H- n* n4 E7.6.5 FPGA架構,操作確認7-479 p' b x) q+ k- s5 O J
附 錄0 N0 U" g8 v* T
參考書目- E4 B+ [3 r& g+ t
索 引 |
|