PLL鎖相電路要怎麼layout...想請教各位前輩大大 謝謝

linger809

樓上几位分析的很好,很值得我們學習.
lpf的有的是把電容放在板上,有的放在片子�面
我一般是->pfd->cp->vco放一排,把bias放在pfd和cp之間的某個位置
/ M3 e4 _" r  X5 ^# P在divider和上面的器件之間放置lpf的電容,或者有時也放電源之間的moscap濾波電容,作用是用電容隔離divider有可能引入的噪聲,以免影響類比電路
; c1 S. [. W0 D2 S8 x另外降pfd,cp,vco,divider的gardring的電位綫單獨拉,這樣可以很好的隔離噪聲
7 G$ l- U: t2 w7 m  v2 D最後是要將數字部分的電源和類比的電源分開走綫

yingzi07482

有關PLL電路還在學習當中，這真的是很實用的data~~~~謝謝大大分享~~~~

ansem

真是好東西阿，感謝分享!!!!!!
; ?( J! l: D8 Z看來PLL還真是受歡迎哪

dickafaf

我也沒layout過..
6 z# ]3 H' g( z: w5 R6 \9 VPLL電路要考慮很多...不過這真的是很實用的資料..謝謝..

gtxdm

感谢分享.look                                                                                               look

zg8312

总之，电流流动要很舒服，走线尽量不要来回折返！！！！！！！！！！！！！！

wade

不錯的資料......................................

semico_ljj

走电源地线的宽度要注意些什么呢？还有VIA是不是要多打？？？

semico_ljj

“它是ring的形式”，我觉得很难布局，比如有4个VCO，该怎么放置他们的位置呢？

cindyc

謝謝分享資訊
! P0 Z: ?* H" K謝謝分享資訊

semico_ljj

还有请问版主和各位，PLL里面的analog模块总体需要消耗的电流不大，但是瞬间比较大，是不是规划电源地的线宽时要特殊考虑呢？谢谢

semico_ljj

盼望各位回复我的问题，谢谢！盼望各位回复我的问题，谢谢！盼望各位回复我的问题，谢谢！

zshgl

it is very good document
! ^3 F0 R+ f, fthanks

樹屋小惡魔

目前還沒有機會接觸這部份相關資訊
: w. e" |9 ]  p4 C9 q不過這樣的問題，與熱心版主的回答
& @' F3 t2 m7 j! e8 v實讓小惡魔，受益良多
更謝謝提供資料的大大
感謝大大們的分享
  m" N$ F( s( j; N; p

apiapia

謝謝樓上幾位大大分享的資訊

* K1 r# r! _3 B& G- R( J7 R9 c感謝萬分~~

bggfish

謝謝大大的經驗分享  以及資料 分享
雖然還沒畫到pll電路 不過可以增進知識   感恩

jason0001

感謝各位寶貴的經驗分享
6 b: d# q* E1 k  h. _) {% cPLL 也有這麼多的細節
8 A! f) N: \/ {* y0 B# e受教了！

birdpeng

畫的那麼多次PLL的我,還是對PLL不是很了解,幸虧有大大提供的資料......真是受益匪淺

angala

有關PLL電路還在學習當中，正需要有關這方面的資料....這真的是很實用的data~~~~謝謝大大分享~~~~
謝謝您的分享,下載回來看看!!

gsmlkk

感謝shaq大大的無私分享!受益良多!