|
2#
樓主 |
發表於 2008-10-13 22:36:43
|
只看該作者
車用IC封裝及電路板之電磁相容、電源完整性及信號完整性的量測及模擬驗證研討會議程3 a2 f* H$ d: U( O
97年11月03日 (星期一)
1 e! P0 N2 l) |. d6 ]% X& s時 間 活 動 內 容2 I1 Y/ l# a4 t1 K2 E. n0 c
8:30-9:00 報 到 q/ z2 L1 K, }% d5 P
9:00-9:10 開 幕 式 、貴賓致詞 (標準檢驗局 黃來和副局長)& n/ F2 i6 n% @/ b, H
9:10-16:00 講題: 從系統到IC層級之EMC設計與模擬技術的原理與發展
; ]3 L: L+ }7 r主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授7 N8 m6 p9 J9 S0 K, l2 L" K) V w
內容包含:8 |/ M! @" v# R+ [# Z
1. EMC問題趨勢的發生與分析
; c: K) a9 i4 Q( K8 h7 x( G2. 數位無線通訊平台Platform noise 之分析4 [1 c) T3 Z5 C) d! T
- Platform noise effect. K3 Y& o% h* t7 H) W
- Noise measurement procedure
0 L, r9 {- L6 I& Z3. EMC之原理分析與設計技術簡介
9 r g8 l6 G# }- Filtering& f* s5 U1 q5 V" m
- Shielding! i: w8 p3 h( u% `" q5 z! u
- PCB Layout5 W* c9 b( B& I% y p: W: h* j
4. 電源完整性(PI)之分析與設計
5 [0 T( L: g. t, w) f- Power/Ground plane layer impedance measurement) C# B5 Z6 C; K3 f/ {6 Y
- Power Distribution System (PDS) Design
- W" z) N( e7 Q0 o- u. J: B9 y; E1 S5. 信號完整性(SI) 之分析與設計) i& r* k i4 e; p+ U4 d9 n8 H( K) Y' L
- Measurements for Signal Integrity' T2 J* l$ @+ U; u
- Multi-Gigabit transmission over backplane systems$ u8 [8 ]" G9 l: X1 A
9 Y( G6 o4 R% k2 ^/ b2 w7 ~5 z* ^. |8 w4 ]' W( u, l+ L) ?
97年11月04日 (星期二)
& _; H- L/ c8 x& D0 o% o% x% V5 x# x W: R; u5 }) t5 I9 k6 Z
9:00-16:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授4 e5 K$ r7 w# C6 v0 e3 s2 v7 a
內容包含:( o6 a$ a' p. m' _/ H% J
電磁模擬範例分析/ W) E! L& J! T d
6. Basic module-EMI analysis of sample board from experiment and simulation
3 l4 [& v! H }• WBFC Modeling and Simulation
1 B' ^) o, s* c7 m, N* z8 F• MP Modeling and Simulation
2 {! U$ v1 M4 p% J5 G. \! H• TEM Cell Modeling and Simulation* @5 H* ^% n4 |: j8 Q" v+ |! s
- General Noise Characteristics- g) I; C" B& I7 p2 Z( t
- Power Noise Study
/ P* p! l8 a9 y/ c. E+ r" [$ i7 K- Signal Noise and SI Study, g6 C" f" b2 Z3 V# Y& o6 {- Y
� Slit on Reference Plane) h0 i. b" R$ C- v( q) \, e* i- N
� Signal Pattern at the Edge of the reference plane- l. A. {1 S' Z- f
� Reference Plane change
1 v/ z* w. B0 V; y0 D+ V( d� Trace near the Card Edge$ c+ u. X0 ]! y) n# K, V
7. Trend of EMC issues on chip-level4 ^+ w; I; v( H, j1 W, t
8. EMC design trend for chip-level" U5 z# C6 U* L$ b; |
97年11月05日 (星期三)
( e2 v# ?. n y4 k+ |9:00-17:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
8 H0 x, }; v4 W6 ^內容包含:
& M" U( E8 x2 n) ~ T9. IC-EMC相關標準與量測設備及技術簡介. {6 L$ N* w; q& f! {# o5 o$ X
10. IBIS modeling vs. Spice modeling
. |! [6 W4 W4 P+ ~4 s11. IBM的電磁模擬軟體簡介與其在EMC設計的應用
) [6 B* N: q. L12. Practical Considerations in the Modeling and Characterization of Printed-Circuit Board Wiring
) X3 p+ v- x- b" i% U; P: v• New Challenges in Modeling and Measurements
6 c$ v9 M6 I4 A6 z• Loss Mechanisms and Their Significance
5 Z; `0 G: J p' G- T/ l• Limitations of Present Methodologies7 ^' \$ r/ \4 c# |: Y) a
• Short-Pulse Propagation (SPP) Time-Domain Extraction Technique
$ o8 h3 |9 @9 a• Production-level Process Integrity Monitoring
2 E7 d1 `0 W0 S9 c 13. 綜合座談 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|