|
視訊轉換器製造商在軟硬體系統架構設計方面,正面臨許多嚴苛的挑戰,包括:
* q/ o5 \' ^. ]8 c% P/ P; g0 i+ p6 R6 B- H, a6 W$ {* S
•額外增加的功能,衍生更多效能需求問題
1 G: I* w0 P9 L$ M" q( }6 l•同一部設備必須支援日益增加的標準: MHP、OCAP、DVB-T/S等 * u7 U: V9 [( ]7 J/ S
•若繼續採用傳統架構,勢必難以達成成本壓力導致廠商修正新的價效比的目標
3 W6 X) C4 Q; h8 l1 h1 j2 b2 b$ O9 R* E, I/ A: Z
這些挑戰涵蓋入門級及全功能產品,除面臨須在最點時間內上市的壓力外,全功能產品更面臨支援各種功能與服務的壓力。% y/ @# @. C$ l2 t0 n, W: D
5 K, C6 j _9 G) X5 C$ J U在系統設計中採用多重執行緒(Multi-Threading)處理器核心即可因應這些挑戰。多重執行緒不僅帶來許多效益、降低整體系統成本,亦可大幅縮短產品的上市時程。我們將把討論焦點放在MIPS多重執行緒的特定應用延伸指令(Application Specific Extension, ASE),它是業界標準MIPS32®架構的延伸方案,目前已建置在MIPS32 34K系列核心。 ' T5 k: }0 \( y6 V# p
, @" w0 l) s( i: I3 O/ x1 ~* q34K處理器中硬體多重執行緒的重要功能包括:& W0 N( ?) r3 H. @& A
~- r1 C# ?0 T0 o
•硬體的執行緒環境(TCs),將內容切換(Context Switch)的耗用資源減到零。不同的執行緒內容指令,會在連續的週期中發送,讓硬體能在任何因素造成的延遲週期中立即插入進行運算. N! P6 Y# Y! C, _
•多個虛擬處理元件(VPEs)分享相同的運算資源,提昇處理器使用效能
3 B; C( h5 e6 r# i•運用閘控儲存(Gating Storage)與YIELD檢驗器做硬體程序控制, 以達到硬體將處理器的週期資源分配給特定的執行緒。如此, 可提供執行緒保證服務品質(Guaranteed Quality of Service,QoS)
% y; p' b; b* C; A* ]: x% p8 u
?0 F& O2 ?5 }+ {% V# { R' E) H本文中,我們將介紹在SoC設計中運用多重執行緒的優勢,並闡述如何在視訊轉換器中發揮這些效益。同時將建議新系統分割選項,讓設計人員能運用34K系列核心,發揮其獨特的多重執行緒功能,藉以達到最佳價效比。, t8 _- B. u9 {+ f- ^% x+ B0 T& G! W. E
運用多重執行緒規劃全新SoC架構
' ^0 _- v% u- _1 [* o& Q
0 y8 e1 X" N1 u) a. ~* n定義一個新的SoC架構,向來是困難重重的挑戰,不論是鎖定更多功能、更低成本的新一代產品,或是將進入新市場的解決方案。所有功能必須對應到軟硬體的單元功能。多重執行緒處理器,因具有更高效能、QoS策略以及提供作業隔離機制,因此能在增加極少的成本下,擴充更多功能。此外,若已有現成的硬體模組或軟體模組,重新切割這些元件到多重執行緒將更具有彈性化。
0 q& S7 \( T4 ]. s1 b/ Q0 h7 K0 a" g3 t
多重執行緒處理器整合至SoC 2種可行的作法:
7 ^8 n* b4 _2 N( V( {9 t2 \5 G O& ?, @; P0 t
1. 將2個以上的單執行緒核心換成一個多重執行緒核心。- f. h( P, [: Z- c! i
2. 將1個單執行緒處理器換成多重執行緒核心。
& L4 n4 \' c" j8 |5 X1 f' n+ E& ]: w3 i2 O0 Y7 V
這2種方法中,都是運用多重執行緒處理器,創造更多機會,進行系統層級最佳化並提高軟體效能,我們將在下面的章節中詳細說明。: Q% |, P6 y4 I' K
8 T3 g1 {( M' d* S+ j
將2個單執行緒核心換成一個多重執行緒核心
3 ^9 t6 W5 k- ]" z
( W3 b3 ?% c6 r% O2 D- d" h7 T0 v2 l, q
[ 本帖最後由 masonchung 於 2007-10-3 01:15 AM 編輯 ] |
|