IC ESD 相關問題請教

阿光

1. 聽說即使是 foundry 或 IP 公司提供的 IO library 也可能偷 rule 是不是？反正只要驗證 OK，先以縮小面積為考量，是這樣嗎？

2. 假設發生 ESD 問題了，找到亮點了，傷到內部電路，也層層剝下去觀察，知道 damage 在哪個 device 了，如果它是 design issue，接下來該採取什麼樣的求證步驟和方法來找出是哪裡的 design 有問題呢？尤其是 ESD 都已經 follow ESD rule 的情況下，有什麼大方向可先行檢查一遍嗎？ (附記 : 0.18um, mixed-signal IC)

sjhor

1. Foundry 的 ESD rule 通常都很大!!  所以使用者常會去偷 rule。IO library 通常都是過他們所說的耐ESD範圍，這部分應該必較沒有問題!!若有存疑可以請 Foundry or IP House 提供相關的資料，就可以知道其耐受度。
2. 亮點只是結果。這些可能要靠專業的判斷比較可以得知。大部分的都是猜測。沒有看到實際的 layout 和相關的位置是很難判斷的。

ritafung

根據我們的經驗, Back end 大概是主要問題。Poor metal routing 能導致ESD 問題, 即使已經使用ESD design rules. 您檢查discharge path嗎?

manpao

Foundry 的 ESD rule 通常都大,
design by yourself is better

cthsu1

IC 裡頭有不同的 Gnd Pad 嗎？
5 v5 P  o* O; C6 w% o$ O如果有的話，Gnd Pad 之間有沒有用 diode 串接？
是否有思考過每一種ESD測試組合都有相對應的元件保護？
如果都沒有，死在裡面也不是什麼很奇怪的事。

7 p" O8 {1 C& _/ i不過，如果是死在 Foundry 給的 IP上面 (不是IO喔)，
可以把問題丟給他們，確認是Foundry的話，甚至可以談賠償，
  v1 z" i/ C5 e) U8 m' y6 D5 \不過，通常那種大的 Foundry 都不會理你就是了。

alvin0411

原帖由 ritafung 於 2007-12-10 09:30 PM 發表
6 z, I2 q; a; H2 ~. y' H( q根據我們的經驗, Back end 大概是主要問題。Poor metal routing 能導致ESD 問題, 即使已經使用ESD design rules. 您檢查discharge path嗎?

  O3 _$ }9 G8 C6 ^. J/ r
請問何謂poor metal routing呢? 可否麻煩大大解說一下?

alvin0411

我也覺得常遇到的case都是死在內部電路
想請問各位前輩, 若我找到damage的device, 假設是死在core的gate好了,那
" n) q- V# C1 U0 s我可以直接在那個gate前面加一個放電path嗎?, 譬如一個diode.