請教有關調folding_cascode 放大器的訣竅

st80069

上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
2 f2 q& Z: e- ?9 Q1 v在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
# @" k/ b3 |" ?' d# T! E# l0 x) T9 M等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
, x6 n. s/ B1 x7 C9 k
增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
  S  a+ ~, k/ ]& [但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
1 Z5 |3 _4 Z0 @在下使用的是65nm的製程，所以VDD是1.2V，
0 j8 M8 B5 x+ f6 |而我VCM的值則是固定在0.6V，
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
# Z/ [1 G) Y8 v! W) t
  [5 K: Y  W& a! z. Q$ K所以有幾個問題跟訣竅想請教各位大大，
* _! ^* u8 Q% s' [1.VCM的值真的需要固定在VDD的一半嗎??

2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?

3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....
# P2 p7 F# P+ X. e
- e4 u9 V; w# m0 V% F# C大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
4 x% v1 [/ g" J5 N4 M.prot
.lib 'xxxxx.lib' TT
.unprot
.globle VDD
( |% c- y5 G. R! ~9 `, z.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
2 d+ p, @: X, J0 M4 D2 a***********description****************
*****************
VDD vdd gnd! 1.2V

* W+ r1 M5 e+ ?/ K" LVB1 vb1 gnd! 0.74v
, C+ K% X1 \; U7 }. IVB2 vb2 gnd! 0.4v
3 y6 U2 e8 k; I( ^& l9 P0 hVB3 vb3 gnd! 0.38v
0 u( E0 v4 n$ D" X, [; _
3 g# r3 y. i* ]/ A0 X7 rVCM vcm gnd! dc 0.6v
  V0 b3 K4 a' u# wVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
% X; X$ S# R  T) v2 Y*VC vc gnd! DC 0V
! ~/ C4 h( K/ O0 l3 c! |% hEIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
$ S4 t& o9 W1 s*****************
; ?7 |8 z6 N$ @( u3 _4 A4 L
" l9 b) P9 A, L( \M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
) ]0 e3 \3 o' m8 S- s# O) l1 _M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
3 o- ]  j! B' O0 d! C# E. RM4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
9 W* S1 u8 P! PM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
. J5 G& C4 M& e' i% T$ V( WM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
7 h: P1 m5 j! w. G: Y% TM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
6 Z) ?) i! o( o4 q" ~3 A2 |M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

! t" ~; s9 }( [& b& m4 M***********analysis*************
************output**************
.op
" M3 ~5 O) k9 }+ G" Y/ S2 z, Q.option post
.tf v(nout) vd
.end

# \5 t' o; D, q+ @  q# e: A      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
  L0 F8 H0 l$ E* _& x      output resistance at v(nout)             =    1.0725x
增益只有115.... 要怎麼才能升到1k以上勒??
9 j- G; Q1 g' W9 P6 p
[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
差不多極限了

st80069

原來如此...原來是到極限了...
3 `  ^- k2 v7 t3 y' m  ?% j' ?! B因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
結果反而調不出我要的值，
+ Y( o, M6 B) e小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手


多虧有vince大大的肯定，小弟才敢放手去做
$ T0 t2 t# {$ u
不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
9 w) L$ o, T; Q3 x) @才能讓Mdrive的部份便成SATURATION??
調了整整一個下午，linear就是linear，說不變就是不變....
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
需要多少電流?
regulator 的load regulation spec是多少?
第一級OP bias電流多少?
+ |; A: X' b0 r+ @& \9 w* }這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
謝謝hiyato大大提供的PAPER......
回vince大大，
( H) n1 R2 t. L. h% [: w$ h+ C& uload預計是SRAM ARRAY，是作為SRAM的供應電壓用。
剩下的...恩，也不太清楚，似乎是自己設計....
6 ~# a0 i  r1 t% B. Z所以...就想說先以增益為目標....

[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
" F, ^% o, u5 T% R' g1 f8 o) M2 \; K$ E不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
4 X2 c- q3 k2 Z9 Q/ Z9 l   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
! X! n* \4 q& j2 }) u   做了也是白做
3. gain大有他的好處  可是over design只是增加自己的困擾
7 g2 V/ m& x" I( H9 L   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
! v4 P3 M  F/ k$ Z6 p   那我會建議你用更簡單的架構
6 ]! R6 u, S+ M# y+ O0 C   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
; P* [6 e; P' E* x- K1 ~  R8 O7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
: _% K* r! w$ s/ q# d3 n. J8. 今天話有點多  不好意思

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
( v6 ^1 X2 `3 G2 K! b+ F看到各位大大為我解答，讓我求助無門的情況下感動非常了
7 H* g8 `0 R- ^: _恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
. t" O/ E" H; F- @謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)
9 Z  l, `9 B, e6 I) u
恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
5 A7 ?, T: }; O/ M& L* m/ g, v而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
* s0 M/ @$ B- X0 N7 a0 v1 \6 |' Z除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
0 @9 w; I& k; d% Y( R5 f小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~
  x( `1 K( _6 {3 p; @  P
6 W5 T4 R2 I: y1 W+ m, w" _[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
7 \( k+ s/ h! X0 ?* C" N' a話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
/ u! I) y( `+ }( ^抱歉抱歉....
; j3 t! o6 R. F% f* _5 {4 E0 v  xfinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...
6 I) U4 p6 D" x! R+ x* d
. f9 x1 l$ b9 S  \[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
. n+ n8 M" a4 i1 ]附上他的paper讓大家研究看看。
4 O) A+ V. H9 f# g, [) t2 X**** 本內容被作者隱藏 *****

( ]) d" Q! a+ p% R" \5 _regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。
4 W2 o- X6 N, `
2 Y) W  G! K8 l0 q# [& \/ U[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
咦?
4 |, l3 C7 Z% Y* R8 Z! c# W7 J  _- `話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
* v' I6 \; w: Y& l3 v(昏頭)
抱歉抱歉....
1 j- B) Q2 z# Q) t* Jfinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

( R7 Z# F4 y0 I
" {3 y# X; }  |+ m
* B  w$ K1 p. f* S
' C3 M, u, {$ q( T+ j不了解你指的MD和MC的縮寫意思
9 k& Z) ^- t' t: P1 r我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
3 K0 f0 N- ]2 b% ]8 h% l因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
/ E+ m4 R0 Q( K4 D' A  y# h自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
1 L$ }$ h$ `# @9 Q9 X2 x! h1 }& m小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
2 N8 M6 J! b; B: ^) x" N看finster大大的解說，
發現OP的學問，還真是多....
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
5 `' M3 F# T, [
3 R. i- k0 O; e9 ^( }恩.....原來如此...
今天發現了一個問題.....小弟的功率真是省到了一個極點....
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
% A/ h9 k$ b* r- p, @0 G結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
2 O$ b% r. l$ S/ {+ e. \大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
7 F8 ]. J9 ~' [- s# p4 @小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
8 a; [& Z' q$ [3 d. W9 F4 k看finster大大的解說，
( D" l( W2 [5 k8 u發現OP的學問，還真是多....
唉...小 ...

我想,你有點誤會我的意思了
& I6 U6 O6 b2 g; G3 f! X5 P在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
% {* v# Q2 E1 c. c' ?$ k/ t6 ~而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....