Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 251661|回復: 208
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-5-17 01:46:19 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
+ T' B8 D: t$ H& E
上面是在下正在做的差動放大器,正遇到瓶頸中...冏
: ^$ U8 j- j4 _9 T# B在下初入門,設計跟理論之間有極大的差距.....- l! g* B; D, d4 |' B
在下私心的設計方法,讓M1的電流愈大,則GM愈大,M4,M5的電流愈小,則ro愈大,
; g* T7 w8 H5 P所以努力調整小Vb1讓|VGS1|的值愈大,調小Vb2讓I5愈小,  T1 e. S% R/ d5 |8 s
等到M1到了飽和與triode的極限的時候,再調小vb3至適當值
3 L9 w: t6 g4 Y' o" j" R" s4 B9 r( j2 _& N
增益是有如在下所預測的上升,不過....頂多卻也才達Vout/vd = 120....
" p9 x; n0 J* @6 r但我的差動放大器想要作為運算放大器用,甚至要運用在regulator上,增益必然要K以上的單位吧(莫名的肯定),( ^& c) g# \4 }0 d8 K6 w
在下使用的是65nm的製程,所以VDD是1.2V,
2 I$ C  e) d* n+ f7 M. m- O9 H$ [而我VCM的值則是固定在0.6V,
2 n. j9 a- l4 g7 ]看別人範例的OP,也都是把VCM固定在VDD的一半,所以在下也有樣學樣,但卻也不知道原因,. N4 u" `. k( ~  j

- B* c, l# P0 B2 _3 j6 s# t, }所以有幾個問題跟訣竅想請教各位大大,
; \- g! D/ E- u" Y* S/ [1.VCM的值真的需要固定在VDD的一半嗎??
/ A6 p9 Z$ ~) I( {9 i
, [! U* m6 t5 y6 M2 w% g2.folding cascode的OP,大大的步驟都是什麼?先調整Vb3,在碰Vb1,再調Vb2?然後再考慮是否調寬長比?; M' D8 x# U5 l/ ~

! e. E- \. v6 j6 @8 M( K3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣,之後只調W不碰L....
5 l0 N7 l1 Z' m3 D! {! G2 {0 E4 }$ i, Y; |3 B
大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
& s+ w# h2 e5 k希望各位有經驗的大大不吝指教(跪拜)~~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏2 分享分享 頂131 踩 分享分享
推薦
發表於 2008-5-20 20:35:33 | 只看該作者
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過,
- T* R/ K. D1 `& }6 |附上他的paper讓大家研究看看。- Y9 H& r  J2 a* {
遊客,如果您要查看本帖隱藏內容請回復

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
2#
 樓主| 發表於 2008-5-18 13:53:39 | 只看該作者
PO上小弟的hspice好了6 s% T: g! Z( t% U& s  x+ _
***********folding*************$ v! k1 f1 G" Y( k" M
.prot
1 g0 a9 v. `; k.lib 'xxxxx.lib' TT7 v: ~& C+ m& C- ~$ @0 i
.unprot+ ~* O& c1 Z2 B+ J+ _
.globle VDD
6 K6 A( z3 c, D6 \% C5 c9 Z) @.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um1 \. j6 m: J! L3 }, N: |: u7 B
***********description****************5 B6 h# B, G( \* d4 `0 C
*****************
" J7 J5 s1 |, }7 y  t4 MVDD vdd gnd! 1.2V: d& i/ R$ h: N0 r$ p. n/ I6 `

7 b4 V8 o8 r9 s) xVB1 vb1 gnd! 0.74v2 W) ^. R$ z. {! b: Z: Y0 B
VB2 vb2 gnd! 0.4v
7 s" _0 {& Q; R) @$ LVB3 vb3 gnd! 0.38v1 R* J7 P) \/ h7 [# S

; O) m0 m( l& M; @6 A" _, Y* YVCM vcm gnd! dc 0.6v
$ u) M, q( P6 L+ }0 K3 y& TVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
5 Z+ y' ~1 C* o: t3 |, m) {. ?*VC vc gnd! DC 0V) b2 Q9 b% b' K0 }  U/ ]
EIN+ in+ vcm vd gnd! 0.5
" z: u' o6 k- l; {7 i9 a, ?6 Z0 PEIN- in- vcm vd gnd! -0.55 C5 y# f# P! o0 |7 P; O
*****************
, x+ h, }+ c0 o6 c6 y$ ~* C) b' W% M" V$ q( l) c# H
M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
, ?# o: l: B/ }* lM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
% }/ L& M6 u* \& W* Q" nM3 n2 in- n1 n1 xxxx L=Lp W=Wp1
: ?; e( d; f# RM4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
7 X* ?8 ^. S* ~1 D* d# j2 Q3 SM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
, C- G' _7 s3 P  b8 g) I4 bM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3/ U4 S; A3 J2 V. Z5 x& J
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
  G3 b7 U; v' X0 N8 ~, W3 n/ nM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
3 s  L- D, M8 I0 |* H: I' F* b2 EM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2
. P. _$ R. m* T" Z5 v+ ]
" R& N: ^6 R2 }% M***********analysis*************
2 X& Z; W# @- k+ Q/ p7 G************output**************
: Q  J  x) x, N2 o; L.op5 s' @0 B  I- x/ |6 Q
.option post6 n" p+ ?  f' M) T' T
.tf v(nout) vd
0 F5 [8 N' J0 P* @.end
( g& Z: }0 N2 \8 K
# ?. \5 X( s: |4 Z& y      v(nout)/vd                               = -115.0583 $ Y, n# o8 W# L1 v6 h
      input resistance at             vd       =  1.000e+201 {8 Z5 b! O- T3 U7 T8 e
      output resistance at v(nout)             =    1.0725x
+ ]% K* c3 j9 t$ R8 {增益只有115.... 要怎麼才能升到1k以上勒??6 \9 @4 z% r; P0 K9 Z: q

. F  {6 r7 d9 v$ |* F[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]
3#
發表於 2008-5-19 23:28:39 | 只看該作者
one stage op with gain 40dB ' f( k  t9 F  R, W" X3 q6 K* K
差不多極限了
4#
 樓主| 發表於 2008-5-20 00:08:52 | 只看該作者
原來如此...原來是到極限了...! h' E) Y3 {0 P: p) A, ~: j- L
因為小弟的解釋跟說明,造成指導老師誤判成後面的部分屬於LDO,
! G8 m% G% i8 G! q5 K3 T7 c結果反而調不出我要的值,. R( a* ]* c# R0 J& B
小弟也跟同學討論了許久,以為會不會那張圖就是整顆OP,所以也開始試著從two-stage的方向下手
: z* E' F7 R* h0 O! D' ]
; R, e2 E/ y$ @9 U9 N$ y' }$ T0 k1 j2 h1 n
多虧有vince大大的肯定,小弟才敢放手去做% P, i3 v; ]) o( h$ E- g

9 i2 ], q6 t% E5 ?, _* b, i7 D不過,現在卻又遇到個難題,. k  _% Z/ a$ `
電壓值該怎麼調,或者W/L該怎麼分配,7 V7 X0 Y8 t- v; ]
才能讓Mdrive的部份便成SATURATION??3 L' |1 H) S) d& O
調了整整一個下午,linear就是linear,說不變就是不變....
' J3 g; `$ m$ U- Y( j! VM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~
5#
發表於 2008-5-20 09:49:38 | 只看該作者
MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
4 f. S. T# d9 l$ N看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉( o* E, Q* D, e
你可以調看看
6#
發表於 2008-5-20 11:21:02 | 只看該作者
能不能說明一下regulator的load是什麼?/ L8 \+ l+ p# T8 {! ~& J. @
因為看起來是IC內部的power+ C7 t4 z0 A( n4 s4 c8 i
需要多少電流?
3 A' C+ y9 Z4 S# i5 Vregulator 的load regulation spec是多少?0 E/ f" A4 V6 ?3 w) r9 D
第一級OP bias電流多少?
4 D1 p; g3 h/ C( p! D: k. V' `這樣比較好提供意見 
8#
發表於 2008-5-20 22:05:47 | 只看該作者
thank you for sharing this material

評分

參與人數 1Chipcoin -3 收起 理由
sjhor -3 敷衍回覆!所有回覆內容都是一樣!!

查看全部評分

9#
 樓主| 發表於 2008-5-21 00:46:38 | 只看該作者
謝謝mbission 大大,所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯,我明天去實驗室試看看。$ c" q0 E7 [1 i5 X4 c# ~  f% Z
謝謝hiyato大大提供的PAPER......  F; v) i! e5 Z  @
回vince大大,( w8 r2 m: `  y: Q8 i
load預計是SRAM ARRAY,是作為SRAM的供應電壓用。# f" j% }# Q* I& [# `% [& l$ S
剩下的...恩,也不太清楚,似乎是自己設計....0 H0 a; T3 b, I/ H: h2 X
所以...就想說先以增益為目標....
( z* C! W; p. ]( W" P
! Z- ?% K+ z! b[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]
10#
發表於 2008-5-21 09:46:59 | 只看該作者
有資料可以參考嗎?
& |- T# W4 F+ f) J0 ~感謝大大們的分享~~~~~~~~~~~~~~`
11#
發表於 2008-5-21 09:50:07 | 只看該作者
output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!3 O. y, ]" T3 J0 q# i  c
當然會犧牲headroom
12#
發表於 2008-5-21 14:03:22 | 只看該作者
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
4 T/ r$ z$ I6 ]* Q5 m而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)! S" r: [9 v) o( M3 Q0 d8 w9 J2 D
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住
13#
發表於 2008-5-22 00:14:10 | 只看該作者
1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
- j$ U7 M9 m0 ^  n" n/ d   原因是kbgriver所說的  - c8 Z! A' ^8 U
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current# f/ S* t+ K) D0 z; K5 G( y; N1 V3 j9 z! p
   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region/ }  O4 W7 w8 u. R
   做了也是白做( a( `" F3 _5 D- j% k  ^# A" y
3. gain大有他的好處  可是over design只是增加自己的困擾
% f8 o8 M0 J: e+ e5 Q: E   所以你應該是要去算一下你到底需要多少gain
: Z. d9 d& k2 k: N  G$ R3 c" B  m4. 如果你是學生  而這個不是你論文的主要部分 - J' a: {1 X5 I& E0 r/ A
   那我會建議你用更簡單的架構( G) k: X# _, F9 F
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
# v' |8 \9 m. D" r+ L5 @( V   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的4 X8 t0 k; H% k( E
5. 你的VCM就是你的Vref 不是1/2 vdd8 O8 P6 g. t! k, }2 Y" L
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
; f! F: x7 j2 {# q- e7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重# i+ y2 E+ ]" D  ]% N( M
8. 今天話有點多  不好意思
14#
發表於 2008-5-22 09:03:41 | 只看該作者
XDD
9 E+ J. m1 L) M3 m# ]不會拉,vince大大見解非常的寶貴唷!. M% S# |) N2 k. C, k8 Q
更謝謝finster大為我提供的建議,  ]) j# j" R8 Q! |; P1 I! i  h
看到各位大大為我解答,讓我求助無門的情況下感動非常了
# z) I' k) z6 Z, X- i: q8 ?, k; Q3 J恩,我現在就試試各位大大的方法,跟建議,$ y3 x7 d: u- R, F
我試完後的結果再跟各位大大報告!
& y  X& \' i' Q6 {' F謝謝大大們的不吝指教....; D  q: t* t) R! z/ q0 K. v4 b
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判,還不如說他因為趕時間,而我的意見又很多,他反而覺得都有可能,只是他傾向試上面的方法...對老師真是萬分抱歉啊)
$ H; N* e9 }7 S# {, H9 x: c; B8 ?0 {# Q; W1 o; P, N9 \4 C
恩恩~~~對喔~~~Md處的地方,看RAZAVI後,就TWO-STAGE來說,應該再底下再接一個NMOS,給他負載,並且提供電流..., T* C6 ^: S' l9 m8 U
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子...., t3 }" A9 Q8 `6 d) K
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處,是顆sram...1 M9 S. k7 x8 @1 s% Q+ V& d
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~
2 E4 b7 F+ P& W
* R  {- b, @: T; I. J& H[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]
15#
 樓主| 發表於 2008-5-22 09:46:01 | 只看該作者
咦?
5 }+ K) w4 @7 l' R" M% y) P話說剛剛才發現,小弟忘了把同學的帳號登出而po文......1 ~8 ~: w& \& i3 C0 Z& v8 i
(昏頭)
1 N. f2 o" J+ p2 V抱歉抱歉....
, R. V5 V" c( G3 c9 P% W$ k; pfinster大大說的....是指沒有MD和MC時的設計嗎??. j4 w9 b- S7 O% R) ~) m
恩...那應該是我的寬長比設計的問題了...: R* y6 H5 H8 r! y# H' n
我重新再重推做一次.... s) Y, t$ @. ]8 u* T6 w* X
. J  O6 `& z! O  ^
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]
16#
發表於 2008-5-22 13:24:44 | 只看該作者
原帖由 hiyato 於 2008-5-20 08:35 PM 發表
0 C1 L7 ?2 l* c! o+ d# f* R4 [有看到香港大學Philip K. T. Mok教授的paper裡面有出現過,( D3 ^! C/ R, i+ E! ?& a: }5 i
附上他的paper讓大家研究看看。
3 ^1 z8 J  k7 x7 }* l6 D**** 本內容被作者隱藏 *****

) {1 M  {% o! v$ F+ R4 T4 }) {regulator領域是我的下一階段要做的目標,看別人推薦的paper比自己是找有效多了。$ M( B  [" J' j" {# e+ E. m$ j1 a
要錢以後再說。
7 n7 D8 N8 K; N3 Y$ v$ |: J5 M3 D. K$ \1 F
[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]
17#
發表於 2008-5-22 18:49:53 | 只看該作者
原帖由 st80069 於 2008-5-22 09:46 AM 發表 ( T3 K' E1 P/ Z, \. q2 J
咦?
  K+ r4 Q, z9 S: G. O8 W話說剛剛才發現,小弟忘了把同學的帳號登出而po文......
" g3 G& e; l& V+ |# Y9 {(昏頭). p& u% u! I- m$ p7 q
抱歉抱歉....
& a/ _% @! B- V! O( U. lfinster大大說的....是指沒有MD和MC時的設計嗎??1 N4 m3 S4 J3 p1 z3 b! e. R" e
恩...那應該是我的寬長比設計的問題了...
9 {8 a" u# k7 p# F/ b7 P0 m我重新再重推做一次...

" x3 }1 F; P! L9 w+ b$ b! T
) D4 o8 F6 u7 H' J, Z7 j5 Y# C; W2 s$ X3 m: o4 A; n

: S: p0 B3 }; V# J- ]不了解你指的MD和MC的縮寫意思8 t' C, a4 |5 o& ^1 X+ A
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
: g# {7 O- s- N0 T. W: N因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去- K3 U. @% _2 z8 M
自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的
18#
 樓主| 發表於 2008-5-22 22:50:16 | 只看該作者
喔喔~~漏了感謝kgbriver的建議,因為這是專題上面的指定....8 \* y: E- p* y# h* @
小弟才疏,怕亂修改會影響後面的設計,所以只敢乖乖仿學。+ h* |9 `, s- l
很謝謝kgbriver的寶貴意見~~~
' H( Q' l* d! J看finster大大的解說,) X, \0 x  [& w; H% l
發現OP的學問,還真是多....7 T" ]1 e7 r0 P& V) i
唉...小弟新生入門,很多問題,還請各位大大們不要見怪~~~很謝謝大家~~$ [3 M' K& Q( F' g- V) J/ S

3 M, N+ T- D+ O4 e2 B8 x2 w從上面感覺起來,finster大大是先給定電壓囉,然後如果沒達到飽和,就只調W/L比?3 M5 v! y) e! h/ V
( j! n( y' O" ?& K- O. Y- B
恩.....原來如此...4 f, ~+ r; s' f+ S" x& `3 W. g
今天發現了一個問題.....小弟的功率真是省到了一個極點....+ Z0 u8 ?3 j9 _4 `  {5 V
電流總共才20u....致使M6,M7的gm小的可怕,增益因而不能提升....$ x1 ~5 ?# \/ z. @; k
也就是說,如果能維持電流情況下調升W降L把gm7上升10倍,就能達到60dB了,YA~~1 X6 D7 g3 i% M- T
結果失敗....
8 {( s  J- H9 K1 g4 \* F) h  [& M真是牽一髮而動全身....一調就全部變樣....SAT,LINEAR都要重新....
) |# M3 X& f  j& K. b" R大大們的精粹,小弟一時還真是難以上手....真是對不住啊....(慚愧)
19#
發表於 2008-5-27 22:32:37 | 只看該作者
原帖由 st80069 於 2008-5-22 10:50 PM 發表 $ I6 ]( M) _$ x+ Z# T  B
喔喔~~漏了感謝kgbriver的建議,因為這是專題上面的指定....+ z! R3 _$ x- O0 K
小弟才疏,怕亂修改會影響後面的設計,所以只敢乖乖仿學。2 d0 U0 P$ ?% \+ c
很謝謝kgbriver的寶貴意見~~~& e# J! G& B( ~  n' L
看finster大大的解說,. E* u( }! s6 C' t% `6 y& B
發現OP的學問,還真是多....* U2 ^4 f- b9 F+ k7 O. v4 y! h! {. ^
唉...小 ...
7 f; R/ k, @; A

8 C& A0 a. H& Y5 V
( [* J4 |, V( y( f8 _我想,你有點誤會我的意思了9 _! Z, e4 @$ x4 R: ?: A* H+ i
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
) Y) \, q( ]/ U& T, T/ G9 H* ^而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

評分

參與人數 1 +5 收起 理由
st80069 + 5 唉呀呀~~~原來這個有評分的功能....這麼久

查看全部評分

20#
 樓主| 發表於 2008-5-30 10:34:07 | 只看該作者
原帖由 finster 於 2008-5-21 02:03 PM 發表
; }0 k/ B  N, o% a( p如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
* m0 H2 \5 Q) ~4 L- `) P而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

2 o+ Z" S5 a4 ^3 g
3 e% d- t# `! ^* z嗯...3天來測試發現...結果,如果只有一級,那電流鏡那端的電流就必須極小,彌補不夠的電阻,不過...卻也為了彌補...結果導致gm7的值極小而必須加大w,或者固定小電流,gm7ro7(ro9||ro2)同時放大寬長....
; c5 W/ {* m; r' |  K9 Z哀....然後面積就變得超大超大....
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-1 01:17 PM , Processed in 0.145019 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表